source: CLRX/CLRadeonExtender/trunk/amdasm/AsmRegAlloc.cpp @ 4026

Last change on this file since 4026 was 4026, checked in by matszpk, 6 months ago

CLRadeonExtender: AsmRegAlloc?: fixes in Liveness class (choose correct end of range while joining). Include 1 point region while adding write access to liveness.
Check correctly the first occurrence of regvar in the block.

File size: 57.4 KB
Line 
1/*
2 *  CLRadeonExtender - Unofficial OpenCL Radeon Extensions Library
3 *  Copyright (C) 2014-2018 Mateusz Szpakowski
4 *
5 *  This library is free software; you can redistribute it and/or
6 *  modify it under the terms of the GNU Lesser General Public
7 *  License as published by the Free Software Foundation; either
8 *  version 2.1 of the License, or (at your option) any later version.
9 *
10 *  This library is distributed in the hope that it will be useful,
11 *  but WITHOUT ANY WARRANTY; without even the implied warranty of
12 *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
13 *  Lesser General Public License for more details.
14 *
15 *  You should have received a copy of the GNU Lesser General Public
16 *  License along with this library; if not, write to the Free Software
17 *  Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301  USA
18 */
19
20#include <CLRX/Config.h>
21#include <iostream>
22#include <stack>
23#include <deque>
24#include <vector>
25#include <utility>
26#include <unordered_set>
27#include <map>
28#include <set>
29#include <unordered_map>
30#include <algorithm>
31#include <CLRX/utils/Utilities.h>
32#include <CLRX/utils/Containers.h>
33#include <CLRX/amdasm/Assembler.h>
34#include "AsmInternals.h"
35#include "AsmRegAlloc.h"
36
37using namespace CLRX;
38
39#if ASMREGALLOC_DEBUGDUMP
40std::ostream& operator<<(std::ostream& os, const CLRX::BlockIndex& v)
41{
42    if (v.pass==0)
43        return os << v.index;
44    else
45        return os << v.index << "#" << v.pass;
46}
47#endif
48
49ISAUsageHandler::ISAUsageHandler(const std::vector<cxbyte>& _content) :
50            content(_content), lastOffset(0), readOffset(0), instrStructPos(0),
51            regUsagesPos(0), regUsages2Pos(0), regVarUsagesPos(0),
52            pushedArgs(0), argPos(0), argFlags(0), isNext(false), useRegMode(false)
53{ }
54
55ISAUsageHandler::~ISAUsageHandler()
56{ }
57
58void ISAUsageHandler::rewind()
59{
60    readOffset = instrStructPos = 0;
61    regUsagesPos = regUsages2Pos = regVarUsagesPos = 0;
62    useRegMode = false;
63    pushedArgs = 0;
64    skipBytesInInstrStruct();
65}
66
67void ISAUsageHandler::skipBytesInInstrStruct()
68{
69    // do not add instruction size if usereg (usereg immediately before instr regusages)
70    if ((instrStructPos != 0 || argPos != 0) && !useRegMode)
71        readOffset += defaultInstrSize;
72    argPos = 0;
73    for (;instrStructPos < instrStruct.size() &&
74        instrStruct[instrStructPos] > 0x80; instrStructPos++)
75        readOffset += (instrStruct[instrStructPos] & 0x7f);
76    isNext = (instrStructPos < instrStruct.size());
77}
78
79void ISAUsageHandler::putSpace(size_t offset)
80{
81    if (lastOffset != offset)
82    {
83        flush(); // flush before new instruction
84        // useReg immediately before instruction regusages
85        size_t defaultInstrSize = (!useRegMode ? this->defaultInstrSize : 0);
86        if (lastOffset > offset)
87            throw AsmException("Offset before previous instruction");
88        if (!instrStruct.empty() && offset - lastOffset < defaultInstrSize)
89            throw AsmException("Offset between previous instruction");
90        size_t toSkip = !instrStruct.empty() ? 
91                offset - lastOffset - defaultInstrSize : offset;
92        while (toSkip > 0)
93        {
94            size_t skipped = std::min(toSkip, size_t(0x7f));
95            instrStruct.push_back(skipped | 0x80);
96            toSkip -= skipped;
97        }
98        lastOffset = offset;
99        argFlags = 0;
100        pushedArgs = 0;
101    } 
102}
103
104void ISAUsageHandler::pushUsage(const AsmRegVarUsage& rvu)
105{
106    if (lastOffset == rvu.offset && useRegMode)
107        flush(); // only flush if useRegMode and no change in offset
108    else // otherwise
109        putSpace(rvu.offset);
110    useRegMode = false;
111    if (rvu.regVar != nullptr)
112    {
113        argFlags |= (1U<<pushedArgs);
114        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
115            rvu.rwFlags, rvu.align });
116    }
117    else // reg usages
118        regUsages.push_back({ rvu.regField,cxbyte(rvu.rwFlags |
119                    getRwFlags(rvu.regField, rvu.rstart, rvu.rend)) });
120    pushedArgs++;
121}
122
123void ISAUsageHandler::pushUseRegUsage(const AsmRegVarUsage& rvu)
124{
125    if (lastOffset == rvu.offset && !useRegMode)
126        flush(); // only flush if useRegMode and no change in offset
127    else // otherwise
128        putSpace(rvu.offset);
129    useRegMode = true;
130    if (pushedArgs == 0 || pushedArgs == 256)
131    {
132        argFlags = 0;
133        pushedArgs = 0;
134        instrStruct.push_back(0x80); // sign of regvarusage from usereg
135        instrStruct.push_back(0);
136    }
137    if (rvu.regVar != nullptr)
138    {
139        argFlags |= (1U<<(pushedArgs & 7));
140        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
141            rvu.rwFlags, rvu.align });
142    }
143    else // reg usages
144        regUsages2.push_back({ rvu.rstart, rvu.rend, rvu.rwFlags });
145    pushedArgs++;
146    if ((pushedArgs & 7) == 0) // just flush per 8 bit
147    {
148        instrStruct.push_back(argFlags);
149        instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
150        argFlags = 0;
151    }
152}
153
154void ISAUsageHandler::flush()
155{
156    if (pushedArgs != 0)
157    {
158        if (!useRegMode)
159        {
160            // normal regvarusages
161            instrStruct.push_back(argFlags);
162            if ((argFlags & (1U<<(pushedArgs-1))) != 0)
163                regVarUsages.back().rwFlags |= 0x80;
164            else // reg usages
165                regUsages.back().rwFlags |= 0x80;
166        }
167        else
168        {
169            // use reg regvarusages
170            if ((pushedArgs & 7) != 0) //if only not pushed args remains
171                instrStruct.push_back(argFlags);
172            instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
173        }
174    }
175}
176
177AsmRegVarUsage ISAUsageHandler::nextUsage()
178{
179    if (!isNext)
180        throw AsmException("No reg usage in this code");
181    AsmRegVarUsage rvu;
182    // get regvarusage
183    bool lastRegUsage = false;
184    rvu.offset = readOffset;
185    if (!useRegMode && instrStruct[instrStructPos] == 0x80)
186    {
187        // useRegMode (begin fetching useregs)
188        useRegMode = true;
189        argPos = 0;
190        instrStructPos++;
191        // pushedArgs - numer of useregs, 0 - 256 useregs
192        pushedArgs = instrStruct[instrStructPos++];
193        argFlags = instrStruct[instrStructPos];
194    }
195    rvu.useRegMode = useRegMode; // no ArgPos
196   
197    if ((instrStruct[instrStructPos] & (1U << (argPos&7))) != 0)
198    {
199        // regvar usage
200        const AsmRegVarUsageInt& inRVU = regVarUsages[regVarUsagesPos++];
201        rvu.regVar = inRVU.regVar;
202        rvu.rstart = inRVU.rstart;
203        rvu.rend = inRVU.rend;
204        rvu.regField = inRVU.regField;
205        rvu.rwFlags = inRVU.rwFlags & ASMRVU_ACCESS_MASK;
206        rvu.align = inRVU.align;
207        if (!useRegMode)
208            lastRegUsage = ((inRVU.rwFlags&0x80) != 0);
209    }
210    else if (!useRegMode)
211    {
212        // simple reg usage
213        const AsmRegUsageInt& inRU = regUsages[regUsagesPos++];
214        rvu.regVar = nullptr;
215        const std::pair<uint16_t, uint16_t> regPair =
216                    getRegPair(inRU.regField, inRU.rwFlags);
217        rvu.rstart = regPair.first;
218        rvu.rend = regPair.second;
219        rvu.rwFlags = (inRU.rwFlags & ASMRVU_ACCESS_MASK);
220        rvu.regField = inRU.regField;
221        rvu.align = 0;
222        lastRegUsage = ((inRU.rwFlags&0x80) != 0);
223    }
224    else
225    {
226        // use reg (simple reg usage, second structure)
227        const AsmRegUsage2Int& inRU = regUsages2[regUsages2Pos++];
228        rvu.regVar = nullptr;
229        rvu.rstart = inRU.rstart;
230        rvu.rend = inRU.rend;
231        rvu.rwFlags = inRU.rwFlags;
232        rvu.regField = ASMFIELD_NONE;
233        rvu.align = 0;
234    }
235    argPos++;
236    if (useRegMode)
237    {
238        // if inside useregs
239        if (argPos == (pushedArgs&0xff))
240        {
241            instrStructPos++; // end
242            skipBytesInInstrStruct();
243            useRegMode = false;
244        }
245        else if ((argPos & 7) == 0) // fetch new flag
246        {
247            instrStructPos++;
248            argFlags = instrStruct[instrStructPos];
249        }
250    }
251    // after instr
252    if (lastRegUsage)
253    {
254        instrStructPos++;
255        skipBytesInInstrStruct();
256    }
257    return rvu;
258}
259
260AsmRegAllocator::AsmRegAllocator(Assembler& _assembler) : assembler(_assembler)
261{ }
262
263AsmRegAllocator::AsmRegAllocator(Assembler& _assembler,
264        const std::vector<CodeBlock>& _codeBlocks, const SSAReplacesMap& _ssaReplacesMap)
265        : assembler(_assembler), codeBlocks(_codeBlocks), ssaReplacesMap(_ssaReplacesMap)
266{ }
267
268static inline bool codeBlockStartLess(const AsmRegAllocator::CodeBlock& c1,
269                  const AsmRegAllocator::CodeBlock& c2)
270{ return c1.start < c2.start; }
271
272static inline bool codeBlockEndLess(const AsmRegAllocator::CodeBlock& c1,
273                  const AsmRegAllocator::CodeBlock& c2)
274{ return c1.end < c2.end; }
275
276void AsmRegAllocator::createCodeStructure(const std::vector<AsmCodeFlowEntry>& codeFlow,
277             size_t codeSize, const cxbyte* code)
278{
279    ISAAssembler* isaAsm = assembler.isaAssembler;
280    if (codeSize == 0)
281        return;
282    std::vector<size_t> splits;
283    std::vector<size_t> codeStarts;
284    std::vector<size_t> codeEnds;
285    codeStarts.push_back(0);
286    codeEnds.push_back(codeSize);
287    for (const AsmCodeFlowEntry& entry: codeFlow)
288    {
289        size_t instrAfter = 0;
290        if (entry.type == AsmCodeFlowType::JUMP || entry.type == AsmCodeFlowType::CJUMP ||
291            entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::RETURN)
292            instrAfter = entry.offset + isaAsm->getInstructionSize(
293                        codeSize - entry.offset, code + entry.offset);
294       
295        switch(entry.type)
296        {
297            case AsmCodeFlowType::START:
298                codeStarts.push_back(entry.offset);
299                break;
300            case AsmCodeFlowType::END:
301                codeEnds.push_back(entry.offset);
302                break;
303            case AsmCodeFlowType::JUMP:
304                splits.push_back(entry.target);
305                codeEnds.push_back(instrAfter);
306                break;
307            case AsmCodeFlowType::CJUMP:
308                splits.push_back(entry.target);
309                splits.push_back(instrAfter);
310                break;
311            case AsmCodeFlowType::CALL:
312                splits.push_back(entry.target);
313                splits.push_back(instrAfter);
314                break;
315            case AsmCodeFlowType::RETURN:
316                codeEnds.push_back(instrAfter);
317                break;
318            default:
319                break;
320        }
321    }
322    std::sort(splits.begin(), splits.end());
323    splits.resize(std::unique(splits.begin(), splits.end()) - splits.begin());
324    std::sort(codeEnds.begin(), codeEnds.end());
325    codeEnds.resize(std::unique(codeEnds.begin(), codeEnds.end()) - codeEnds.begin());
326    // remove codeStarts between codeStart and codeEnd
327    size_t i = 0;
328    size_t ii = 0;
329    size_t ei = 0; // codeEnd i
330    while (i < codeStarts.size())
331    {
332        size_t end = (ei < codeEnds.size() ? codeEnds[ei] : SIZE_MAX);
333        if (ei < codeEnds.size())
334            ei++;
335        codeStarts[ii++] = codeStarts[i];
336        // skip codeStart to end
337        for (i++ ;i < codeStarts.size() && codeStarts[i] < end; i++);
338    }
339    codeStarts.resize(ii);
340    // add next codeStarts
341    auto splitIt = splits.begin();
342    for (size_t codeEnd: codeEnds)
343    {
344        auto it = std::lower_bound(splitIt, splits.end(), codeEnd);
345        if (it != splits.end())
346        {
347            codeStarts.push_back(*it);
348            splitIt = it;
349        }
350        else // if end
351            break;
352    }
353   
354    std::sort(codeStarts.begin(), codeStarts.end());
355    codeStarts.resize(std::unique(codeStarts.begin(), codeStarts.end()) -
356                codeStarts.begin());
357    // divide to blocks
358    splitIt = splits.begin();
359    for (size_t codeStart: codeStarts)
360    {
361        size_t codeEnd = *std::upper_bound(codeEnds.begin(), codeEnds.end(), codeStart);
362        splitIt = std::lower_bound(splitIt, splits.end(), codeStart);
363       
364        if (splitIt != splits.end() && *splitIt==codeStart)
365            ++splitIt; // skip split in codeStart
366       
367        for (size_t start = codeStart; start < codeEnd; )
368        {
369            size_t end = codeEnd;
370            if (splitIt != splits.end())
371            {
372                end = std::min(end, *splitIt);
373                ++splitIt;
374            }
375            codeBlocks.push_back({ start, end, { }, false, false, false });
376            start = end;
377        }
378    }
379    // force empty block at end if some jumps goes to its
380    if (!codeEnds.empty() && !codeStarts.empty() && !splits.empty() &&
381        codeStarts.back()==codeEnds.back() && codeStarts.back() == splits.back())
382        codeBlocks.push_back({ codeStarts.back(), codeStarts.back(), { },
383                             false, false, false });
384   
385    // construct flow-graph
386    for (const AsmCodeFlowEntry& entry: codeFlow)
387        if (entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::JUMP ||
388            entry.type == AsmCodeFlowType::CJUMP || entry.type == AsmCodeFlowType::RETURN)
389        {
390            std::vector<CodeBlock>::iterator it;
391            size_t instrAfter = entry.offset + isaAsm->getInstructionSize(
392                        codeSize - entry.offset, code + entry.offset);
393           
394            if (entry.type != AsmCodeFlowType::RETURN)
395                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
396                        CodeBlock{ entry.target }, codeBlockStartLess);
397            else // return
398            {
399                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
400                        CodeBlock{ 0, instrAfter }, codeBlockEndLess);
401                // if block have return
402                if (it != codeBlocks.end())
403                    it->haveEnd = it->haveReturn = true;
404                continue;
405            }
406           
407            if (it == codeBlocks.end())
408                continue; // error!
409            auto it2 = std::lower_bound(codeBlocks.begin(), codeBlocks.end(),
410                    CodeBlock{ instrAfter }, codeBlockStartLess);
411            auto curIt = it2;
412            --curIt;
413           
414            curIt->nexts.push_back({ size_t(it - codeBlocks.begin()),
415                        entry.type == AsmCodeFlowType::CALL });
416            curIt->haveCalls |= entry.type == AsmCodeFlowType::CALL;
417            if (entry.type == AsmCodeFlowType::CJUMP ||
418                 entry.type == AsmCodeFlowType::CALL)
419            {
420                curIt->haveEnd = false; // revert haveEnd if block have cond jump or call
421                if (it2 != codeBlocks.end() && entry.type == AsmCodeFlowType::CJUMP)
422                    // add next next block (only for cond jump)
423                    curIt->nexts.push_back({ size_t(it2 - codeBlocks.begin()), false });
424            }
425            else if (entry.type == AsmCodeFlowType::JUMP)
426                curIt->haveEnd = true; // set end
427        }
428    // force haveEnd for block with cf_end
429    for (const AsmCodeFlowEntry& entry: codeFlow)
430        if (entry.type == AsmCodeFlowType::END)
431        {
432            auto it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
433                    CodeBlock{ 0, entry.offset }, codeBlockEndLess);
434            if (it != codeBlocks.end())
435                it->haveEnd = true;
436        }
437   
438    if (!codeBlocks.empty()) // always set haveEnd to last block
439        codeBlocks.back().haveEnd = true;
440   
441    // reduce nexts
442    for (CodeBlock& block: codeBlocks)
443    {
444        // first non-call nexts, for correct resolving SSA conflicts
445        std::sort(block.nexts.begin(), block.nexts.end(),
446                  [](const NextBlock& n1, const NextBlock& n2)
447                  { return int(n1.isCall)<int(n2.isCall) ||
448                      (n1.isCall == n2.isCall && n1.block < n2.block); });
449        auto it = std::unique(block.nexts.begin(), block.nexts.end(),
450                  [](const NextBlock& n1, const NextBlock& n2)
451                  { return n1.block == n2.block && n1.isCall == n2.isCall; });
452        block.nexts.resize(it - block.nexts.begin());
453    }
454}
455
456
457void AsmRegAllocator::applySSAReplaces()
458{
459    if (ssaReplacesMap.empty())
460        return; // do nothing
461   
462    /* prepare SSA id replaces */
463    struct MinSSAGraphNode
464    {
465        size_t minSSAId;
466        bool visited;
467        std::unordered_set<size_t> nexts;
468        MinSSAGraphNode() : minSSAId(SIZE_MAX), visited(false)
469        { }
470    };
471   
472    typedef std::map<size_t, MinSSAGraphNode, std::greater<size_t> > SSAGraphNodesMap;
473   
474    struct MinSSAGraphStackEntry
475    {
476        SSAGraphNodesMap::iterator nodeIt;
477        std::unordered_set<size_t>::const_iterator nextIt;
478        size_t minSSAId;
479       
480        MinSSAGraphStackEntry(
481                SSAGraphNodesMap::iterator _nodeIt,
482                std::unordered_set<size_t>::const_iterator _nextIt,
483                size_t _minSSAId = SIZE_MAX)
484                : nodeIt(_nodeIt), nextIt(_nextIt), minSSAId(_minSSAId)
485        { }
486    };
487   
488    for (auto& entry: ssaReplacesMap)
489    {
490        ARDOut << "SSAReplace: " << entry.first.regVar << "." << entry.first.index << "\n";
491        VectorSet<SSAReplace>& replaces = entry.second;
492        std::sort(replaces.begin(), replaces.end(), std::greater<SSAReplace>());
493        replaces.resize(std::unique(replaces.begin(), replaces.end()) - replaces.begin());
494        VectorSet<SSAReplace> newReplaces;
495       
496        SSAGraphNodesMap ssaGraphNodes;
497       
498        auto it = replaces.begin();
499        while (it != replaces.end())
500        {
501            auto itEnd = std::upper_bound(it, replaces.end(),
502                    std::make_pair(it->first, size_t(0)), std::greater<SSAReplace>());
503            {
504                auto itLast = itEnd;
505                --itLast;
506                MinSSAGraphNode& node = ssaGraphNodes[it->first];
507                node.minSSAId = std::min(node.minSSAId, itLast->second);
508                for (auto it2 = it; it2 != itEnd; ++it2)
509                {
510                    node.nexts.insert(it2->second);
511                    ssaGraphNodes.insert({ it2->second, MinSSAGraphNode() });
512                }
513            }
514            it = itEnd;
515        }
516        /*for (const auto& v: ssaGraphNodes)
517            ARDOut << "  SSANode: " << v.first << ":" << &v.second << " minSSAID: " <<
518                            v.second.minSSAId << std::endl;*/
519        // propagate min value
520        std::stack<MinSSAGraphStackEntry> minSSAStack;
521       
522        // initialize parents and new nexts
523        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
524                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
525        {
526            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
527            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
528            // traverse with minimalize SSA id
529            while (!minSSAStack.empty())
530            {
531                MinSSAGraphStackEntry& entry = minSSAStack.top();
532                MinSSAGraphNode& node = entry.nodeIt->second;
533                bool toPop = false;
534                if (entry.nextIt == node.nexts.begin())
535                {
536                    toPop = node.visited;
537                    node.visited = true;
538                }
539                if (!toPop && entry.nextIt != node.nexts.end())
540                {
541                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
542                    if (nodeIt != ssaGraphNodes.end())
543                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
544                                    size_t(0) });
545                    ++entry.nextIt;
546                }
547                else
548                {
549                    minSSAStack.pop();
550                    if (!minSSAStack.empty())
551                        node.nexts.insert(minSSAStack.top().nodeIt->first);
552                }
553            }
554           
555            // skip visited nodes
556            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
557                if (!ssaGraphNodeIt->second.visited)
558                    break;
559        }
560       
561        /*for (const auto& v: ssaGraphNodes)
562        {
563            ARDOut << "  Nexts: " << v.first << ":" << &v.second << " nexts:";
564            for (size_t p: v.second.nexts)
565                ARDOut << " " << p;
566            ARDOut << "\n";
567        }*/
568       
569        for (auto& entry: ssaGraphNodes)
570            entry.second.visited = false;
571       
572        std::vector<MinSSAGraphNode*> toClear; // nodes to clear
573       
574        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
575                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
576        {
577            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
578            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
579            // traverse with minimalize SSA id
580            while (!minSSAStack.empty())
581            {
582                MinSSAGraphStackEntry& entry = minSSAStack.top();
583                MinSSAGraphNode& node = entry.nodeIt->second;
584                bool toPop = false;
585                if (entry.nextIt == node.nexts.begin())
586                {
587                    toPop = node.visited;
588                    if (!node.visited)
589                        // this flag visited for this node will be clear after this pass
590                        toClear.push_back(&node);
591                    node.visited = true;
592                }
593               
594                // try to children only all parents are visited and if parent has children
595                if (!toPop && entry.nextIt != node.nexts.end())
596                {
597                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
598                    if (nodeIt != ssaGraphNodes.end())
599                    {
600                        ARDOut << "  Node: " <<
601                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
602                                node.minSSAId << " to " <<
603                                nodeIt->first << ":" << &(nodeIt->second) <<
604                                " minSSAId: " << nodeIt->second.minSSAId << "\n";
605                        nodeIt->second.minSSAId =
606                                std::min(nodeIt->second.minSSAId, node.minSSAId);
607                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
608                                nodeIt->second.minSSAId });
609                    }
610                    ++entry.nextIt;
611                }
612                else
613                {
614                    node.minSSAId = std::min(node.minSSAId, entry.minSSAId);
615                    ARDOut << "    Node: " <<
616                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
617                                node.minSSAId << "\n";
618                    minSSAStack.pop();
619                    if (!minSSAStack.empty())
620                    {
621                        MinSSAGraphStackEntry& pentry = minSSAStack.top();
622                        pentry.minSSAId = std::min(pentry.minSSAId, node.minSSAId);
623                    }
624                }
625            }
626           
627            const size_t minSSAId = ssaGraphNodeIt->second.minSSAId;
628           
629            // skip visited nodes
630            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
631                if (!ssaGraphNodeIt->second.visited)
632                    break;
633            // zeroing visited
634            for (MinSSAGraphNode* node: toClear)
635            {
636                node->minSSAId = minSSAId; // fill up by minSSAId
637                node->visited = false;
638            }
639            toClear.clear();
640        }
641       
642        for (const auto& entry: ssaGraphNodes)
643            newReplaces.push_back({ entry.first, entry.second.minSSAId });
644       
645        std::sort(newReplaces.begin(), newReplaces.end());
646        entry.second = newReplaces;
647    }
648   
649    /* apply SSA id replaces */
650    for (CodeBlock& cblock: codeBlocks)
651        for (auto& ssaEntry: cblock.ssaInfoMap)
652        {
653            auto it = ssaReplacesMap.find(ssaEntry.first);
654            if (it == ssaReplacesMap.end())
655                continue;
656            SSAInfo& sinfo = ssaEntry.second;
657            VectorSet<SSAReplace>& replaces = it->second;
658            if (sinfo.readBeforeWrite)
659            {
660                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
661                                 ssaEntry.second.ssaIdBefore);
662                if (rit != replaces.end())
663                    sinfo.ssaIdBefore = rit->second; // replace
664            }
665            if (sinfo.ssaIdFirst != SIZE_MAX)
666            {
667                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
668                                 ssaEntry.second.ssaIdFirst);
669                if (rit != replaces.end())
670                    sinfo.ssaIdFirst = rit->second; // replace
671            }
672            if (sinfo.ssaIdLast != SIZE_MAX)
673            {
674                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
675                                 ssaEntry.second.ssaIdLast);
676                if (rit != replaces.end())
677                    sinfo.ssaIdLast = rit->second; // replace
678            }
679        }
680   
681    // clear ssa replaces
682    ssaReplacesMap.clear();
683}
684
685static cxuint getRegType(size_t regTypesNum, const cxuint* regRanges,
686            const AsmSingleVReg& svreg)
687{
688    cxuint regType; // regtype
689    if (svreg.regVar!=nullptr)
690        regType = svreg.regVar->type;
691    else
692        for (regType = 0; regType < regTypesNum; regType++)
693            if (svreg.index >= regRanges[regType<<1] &&
694                svreg.index < regRanges[(regType<<1)+1])
695                break;
696    return regType;
697}
698
699static Liveness& getLiveness(const AsmSingleVReg& svreg, size_t ssaIdIdx,
700        const AsmRegAllocator::SSAInfo& ssaInfo, std::vector<Liveness>* livenesses,
701        const VarIndexMap* vregIndexMaps, size_t regTypesNum, const cxuint* regRanges)
702{
703    size_t ssaId;
704    if (svreg.regVar==nullptr)
705        ssaId = 0;
706    else if (ssaIdIdx==0)
707        ssaId = ssaInfo.ssaIdBefore;
708    else if (ssaIdIdx==1)
709        ssaId = ssaInfo.ssaIdFirst;
710    else if (ssaIdIdx<ssaInfo.ssaIdChange)
711        ssaId = ssaInfo.ssaId + ssaIdIdx-1;
712    else // last
713        ssaId = ssaInfo.ssaIdLast;
714   
715    cxuint regType = getRegType(regTypesNum, regRanges, svreg); // regtype
716    const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
717    const std::vector<size_t>& ssaIdIndices =
718                vregIndexMap.find(svreg)->second;
719    ARDOut << "lvn[" << regType << "][" << ssaIdIndices[ssaId] << "]. ssaIdIdx: " <<
720            ssaIdIdx << ". ssaId: " << ssaId << ". svreg: " << svreg.regVar << ":" <<
721            svreg.index << "\n";
722    return livenesses[regType][ssaIdIndices[ssaId]];
723}
724
725/* TODO: add handling calls
726 * handle many start points in this code (for example many kernel's in same code)
727 * replace sets by vector, and sort and remove same values on demand
728 */
729
730static void putCrossBlockLivenesses(const std::deque<FlowStackEntry3>& flowStack,
731        const std::vector<CodeBlock>& codeBlocks,
732        const Array<size_t>& codeBlockLiveTimes, const LastVRegMap& lastVRegMap,
733        std::vector<Liveness>* livenesses, const VarIndexMap* vregIndexMaps,
734        size_t regTypesNum, const cxuint* regRanges)
735{
736    const CodeBlock& cblock = codeBlocks[flowStack.back().blockIndex];
737    for (const auto& entry: cblock.ssaInfoMap)
738        if (entry.second.readBeforeWrite)
739        {
740            // find last
741            auto lvrit = lastVRegMap.find(entry.first);
742            if (lvrit == lastVRegMap.end())
743                continue; // not found
744            const VRegLastPos& lastPos = lvrit->second;
745            FlowStackCIter flit = lastPos.blockChain.back();
746            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
747            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
748            const std::vector<size_t>& ssaIdIndices =
749                        vregIndexMap.find(entry.first)->second;
750            Liveness& lv = livenesses[regType][ssaIdIndices[entry.second.ssaIdBefore]];
751            FlowStackCIter flitEnd = flowStack.end();
752            --flitEnd; // before last element
753            // insert live time to last seen position
754            const CodeBlock& lastBlk = codeBlocks[flit->blockIndex];
755            size_t toLiveCvt = codeBlockLiveTimes[flit->blockIndex] - lastBlk.start;
756            lv.insert(lastBlk.ssaInfoMap.find(entry.first)->second.lastPos + toLiveCvt,
757                    toLiveCvt + lastBlk.end);
758            for (++flit; flit != flitEnd; ++flit)
759            {
760                const CodeBlock& cblock = codeBlocks[flit->blockIndex];
761                size_t blockLiveTime = codeBlockLiveTimes[flit->blockIndex];
762                lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
763            }
764        }
765}
766
767static void putCrossBlockForLoop(const std::deque<FlowStackEntry3>& flowStack,
768        const std::vector<CodeBlock>& codeBlocks,
769        const Array<size_t>& codeBlockLiveTimes,
770        std::vector<Liveness>* livenesses, const VarIndexMap* vregIndexMaps,
771        size_t regTypesNum, const cxuint* regRanges)
772{
773    auto flitStart = flowStack.end();
774    --flitStart;
775    size_t curBlock = flitStart->blockIndex;
776    // find step in way
777    while (flitStart->blockIndex != curBlock) --flitStart;
778    auto flitEnd = flowStack.end();
779    --flitEnd;
780    std::unordered_map<AsmSingleVReg, std::pair<size_t, size_t> > varMap;
781   
782    // collect var to check
783    size_t flowPos = 0;
784    for (auto flit = flitStart; flit != flitEnd; ++flit, flowPos++)
785    {
786        const CodeBlock& cblock = codeBlocks[flit->blockIndex];
787        for (const auto& entry: cblock.ssaInfoMap)
788        {
789            const SSAInfo& sinfo = entry.second;
790            size_t lastSSAId = (sinfo.ssaIdChange != 0) ? sinfo.ssaIdLast :
791                    (sinfo.readBeforeWrite) ? sinfo.ssaIdBefore : 0;
792            varMap[entry.first] = { lastSSAId, flowPos };
793        }
794    }
795    // find connections
796    flowPos = 0;
797    for (auto flit = flitStart; flit != flitEnd; ++flit, flowPos++)
798    {
799        const CodeBlock& cblock = codeBlocks[flit->blockIndex];
800        for (const auto& entry: cblock.ssaInfoMap)
801        {
802            const SSAInfo& sinfo = entry.second;
803            auto varMapIt = varMap.find(entry.first);
804            if (!sinfo.readBeforeWrite || varMapIt == varMap.end() ||
805                flowPos > varMapIt->second.second ||
806                sinfo.ssaIdBefore != varMapIt->second.first)
807                continue;
808            // just connect
809           
810            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
811            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
812            const std::vector<size_t>& ssaIdIndices =
813                        vregIndexMap.find(entry.first)->second;
814            Liveness& lv = livenesses[regType][ssaIdIndices[entry.second.ssaIdBefore]];
815           
816            if (flowPos == varMapIt->second.second)
817            {
818                // fill whole loop
819                for (auto flit2 = flitStart; flit != flitEnd; ++flit)
820                {
821                    const CodeBlock& cblock = codeBlocks[flit2->blockIndex];
822                    size_t blockLiveTime = codeBlockLiveTimes[flit2->blockIndex];
823                    lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
824                }
825                continue;
826            }
827           
828            size_t flowPos2 = 0;
829            for (auto flit2 = flitStart; flowPos2 < flowPos; ++flit2, flowPos++)
830            {
831                const CodeBlock& cblock = codeBlocks[flit2->blockIndex];
832                size_t blockLiveTime = codeBlockLiveTimes[flit2->blockIndex];
833                lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
834            }
835            // insert liveness for last block in loop of last SSAId (prev round)
836            auto flit2 = flitStart + flowPos;
837            const CodeBlock& firstBlk = codeBlocks[flit2->blockIndex];
838            size_t toLiveCvt = codeBlockLiveTimes[flit2->blockIndex] - firstBlk.start;
839            lv.insert(codeBlockLiveTimes[flit2->blockIndex],
840                    firstBlk.ssaInfoMap.find(entry.first)->second.firstPos + toLiveCvt);
841            // insert liveness for first block in loop of last SSAId
842            flit2 = flitStart + (varMapIt->second.second+1);
843            const CodeBlock& lastBlk = codeBlocks[flit2->blockIndex];
844            toLiveCvt = codeBlockLiveTimes[flit2->blockIndex] - lastBlk.start;
845            lv.insert(lastBlk.ssaInfoMap.find(entry.first)->second.lastPos + toLiveCvt,
846                    toLiveCvt + lastBlk.end);
847            // fill up loop end
848            for (++flit2; flit2 != flitEnd; ++flit2)
849            {
850                const CodeBlock& cblock = codeBlocks[flit2->blockIndex];
851                size_t blockLiveTime = codeBlockLiveTimes[flit2->blockIndex];
852                lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
853            }
854        }
855    }
856}
857
858static void addUsageDeps(const cxbyte* ldeps, const cxbyte* edeps, cxuint rvusNum,
859            const AsmRegVarUsage* rvus, LinearDepMap* ldepsOut,
860            EqualToDepMap* edepsOut, const VarIndexMap* vregIndexMaps,
861            const std::unordered_map<AsmSingleVReg, size_t>& ssaIdIdxMap,
862            size_t regTypesNum, const cxuint* regRanges)
863{
864    // add linear deps
865    cxuint count = ldeps[0];
866    cxuint pos = 1;
867    cxbyte rvuAdded = 0;
868    for (cxuint i = 0; i < count; i++)
869    {
870        cxuint ccount = ldeps[pos++];
871        std::vector<size_t> vidxes;
872        cxuint regType = UINT_MAX;
873        cxbyte align = rvus[ldeps[pos]].align;
874        for (cxuint j = 0; j < ccount; j++)
875        {
876            rvuAdded |= 1U<<ldeps[pos];
877            const AsmRegVarUsage& rvu = rvus[ldeps[pos++]];
878            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
879            {
880                AsmSingleVReg svreg = {rvu.regVar, k};
881                auto sit = ssaIdIdxMap.find(svreg);
882                if (regType==UINT_MAX)
883                    regType = getRegType(regTypesNum, regRanges, svreg);
884                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
885                const std::vector<size_t>& ssaIdIndices =
886                            vregIndexMap.find(svreg)->second;
887                // push variable index
888                vidxes.push_back(ssaIdIndices[sit->second]);
889            }
890        }
891        ldepsOut[regType][vidxes[0]].align = align;
892        for (size_t k = 1; k < vidxes.size(); k++)
893        {
894            ldepsOut[regType][vidxes[k-1]].nextVidxes.push_back(vidxes[k]);
895            ldepsOut[regType][vidxes[k]].prevVidxes.push_back(vidxes[k-1]);
896        }
897    }
898    // add single arg linear dependencies
899    for (cxuint i = 0; i < rvusNum; i++)
900        if ((rvuAdded & (1U<<i)) == 0 && rvus[i].rstart+1<rvus[i].rend)
901        {
902            const AsmRegVarUsage& rvu = rvus[i];
903            std::vector<size_t> vidxes;
904            cxuint regType = UINT_MAX;
905            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
906            {
907                AsmSingleVReg svreg = {rvu.regVar, k};
908                auto sit = ssaIdIdxMap.find(svreg);
909                if (regType==UINT_MAX)
910                    regType = getRegType(regTypesNum, regRanges, svreg);
911                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
912                const std::vector<size_t>& ssaIdIndices =
913                            vregIndexMap.find(svreg)->second;
914                // push variable index
915                vidxes.push_back(ssaIdIndices[sit->second]);
916            }
917            for (size_t j = 1; j < vidxes.size(); j++)
918            {
919                ldepsOut[regType][vidxes[j-1]].nextVidxes.push_back(vidxes[j]);
920                ldepsOut[regType][vidxes[j]].prevVidxes.push_back(vidxes[j-1]);
921            }
922        }
923   
924    /* equalTo dependencies */
925    count = edeps[0];
926    pos = 1;
927    for (cxuint i = 0; i < count; i++)
928    {
929        cxuint ccount = edeps[pos++];
930        std::vector<size_t> vidxes;
931        cxuint regType = UINT_MAX;
932        for (cxuint j = 0; j < ccount; j++)
933        {
934            const AsmRegVarUsage& rvu = rvus[edeps[pos++]];
935            // only one register should be set for equalTo depencencies
936            // other registers in range will be resolved by linear dependencies
937            AsmSingleVReg svreg = {rvu.regVar, rvu.rstart};
938            auto sit = ssaIdIdxMap.find(svreg);
939            if (regType==UINT_MAX)
940                regType = getRegType(regTypesNum, regRanges, svreg);
941            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
942            const std::vector<size_t>& ssaIdIndices =
943                        vregIndexMap.find(svreg)->second;
944            // push variable index
945            vidxes.push_back(ssaIdIndices[sit->second]);
946        }
947        for (size_t j = 1; j < vidxes.size(); j++)
948        {
949            edepsOut[regType][vidxes[j-1]].nextVidxes.push_back(vidxes[j]);
950            edepsOut[regType][vidxes[j]].prevVidxes.push_back(vidxes[j-1]);
951        }
952    }
953}
954
955void AsmRegAllocator::createLivenesses(ISAUsageHandler& usageHandler)
956{
957    // construct var index maps
958    cxuint regRanges[MAX_REGTYPES_NUM*2];
959    std::fill(graphVregsCounts, graphVregsCounts+MAX_REGTYPES_NUM, size_t(0));
960    size_t regTypesNum;
961    assembler.isaAssembler->getRegisterRanges(regTypesNum, regRanges);
962   
963    for (const CodeBlock& cblock: codeBlocks)
964        for (const auto& entry: cblock.ssaInfoMap)
965        {
966            const SSAInfo& sinfo = entry.second;
967            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
968            VarIndexMap& vregIndices = vregIndexMaps[regType];
969            size_t& graphVregsCount = graphVregsCounts[regType];
970            std::vector<size_t>& ssaIdIndices = vregIndices[entry.first];
971            size_t ssaIdCount = 0;
972            if (sinfo.readBeforeWrite)
973                ssaIdCount = sinfo.ssaIdBefore+1;
974            if (sinfo.ssaIdChange!=0)
975            {
976                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdLast+1);
977                ssaIdCount = std::max(ssaIdCount, sinfo.ssaId+sinfo.ssaIdChange-1);
978                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdFirst+1);
979            }
980            if (ssaIdIndices.size() < ssaIdCount)
981                ssaIdIndices.resize(ssaIdCount, SIZE_MAX);
982           
983            if (sinfo.readBeforeWrite)
984            {
985                if (ssaIdIndices[sinfo.ssaIdBefore] == SIZE_MAX)
986                    ssaIdIndices[sinfo.ssaIdBefore] = graphVregsCount++;
987            }
988            if (sinfo.ssaIdChange!=0)
989            {
990                // fill up ssaIdIndices (with graph Ids)
991                if (ssaIdIndices[sinfo.ssaIdFirst] == SIZE_MAX)
992                    ssaIdIndices[sinfo.ssaIdFirst] = graphVregsCount++;
993                for (size_t ssaId = sinfo.ssaId+1;
994                        ssaId < sinfo.ssaId+sinfo.ssaIdChange-1; ssaId++)
995                    ssaIdIndices[ssaId] = graphVregsCount++;
996                if (ssaIdIndices[sinfo.ssaIdLast] == SIZE_MAX)
997                    ssaIdIndices[sinfo.ssaIdLast] = graphVregsCount++;
998            }
999        }
1000   
1001    // construct vreg liveness
1002    std::deque<FlowStackEntry3> flowStack;
1003    std::vector<bool> visited(codeBlocks.size(), false);
1004    // hold last vreg ssaId and position
1005    LastVRegMap lastVRegMap;
1006    // hold start live time position for every code block
1007    Array<size_t> codeBlockLiveTimes(codeBlocks.size());
1008    std::unordered_set<size_t> blockInWay;
1009   
1010    std::vector<Liveness> livenesses[MAX_REGTYPES_NUM];
1011   
1012    for (size_t i = 0; i < regTypesNum; i++)
1013        livenesses[i].resize(graphVregsCounts[i]);
1014   
1015    size_t curLiveTime = 0;
1016    flowStack.push_back({ 0, 0 });
1017   
1018    while (!flowStack.empty())
1019    {
1020        FlowStackEntry3& entry = flowStack.back();
1021        CodeBlock& cblock = codeBlocks[entry.blockIndex];
1022       
1023        if (entry.nextIndex == 0)
1024        {
1025            // process current block
1026            if (!blockInWay.insert(entry.blockIndex).second)
1027            {
1028                // if loop
1029                putCrossBlockForLoop(flowStack, codeBlocks, codeBlockLiveTimes, 
1030                        livenesses, vregIndexMaps, regTypesNum, regRanges);
1031                flowStack.pop_back();
1032                continue;
1033            }
1034           
1035            codeBlockLiveTimes[entry.blockIndex] = curLiveTime;
1036            putCrossBlockLivenesses(flowStack, codeBlocks, codeBlockLiveTimes, 
1037                    lastVRegMap, livenesses, vregIndexMaps, regTypesNum, regRanges);
1038           
1039            for (const auto& sentry: cblock.ssaInfoMap)
1040            {
1041                const SSAInfo& sinfo = sentry.second;
1042                // update
1043                size_t lastSSAId =  (sinfo.ssaIdChange != 0) ? sinfo.ssaIdLast :
1044                        (sinfo.readBeforeWrite) ? sinfo.ssaIdBefore : 0;
1045                FlowStackCIter flit = flowStack.end();
1046                --flit; // to last position
1047                auto res = lastVRegMap.insert({ sentry.first, 
1048                            { lastSSAId, { flit } } });
1049                if (!res.second) // if not first seen, just update
1050                {
1051                    // update last
1052                    res.first->second.ssaId = lastSSAId;
1053                    res.first->second.blockChain.push_back(flit);
1054                }
1055            }
1056           
1057            size_t curBlockLiveEnd = cblock.end - cblock.start + curLiveTime;
1058            if (!visited[entry.blockIndex])
1059            {
1060                visited[entry.blockIndex] = true;
1061                std::unordered_map<AsmSingleVReg, size_t> ssaIdIdxMap;
1062                AsmRegVarUsage instrRVUs[8];
1063                cxuint instrRVUsCount = 0;
1064               
1065                size_t oldOffset = cblock.usagePos.readOffset;
1066                std::vector<AsmSingleVReg> readSVRegs;
1067                std::vector<AsmSingleVReg> writtenSVRegs;
1068               
1069                usageHandler.setReadPos(cblock.usagePos);
1070                // register in liveness
1071                while (true)
1072                {
1073                    AsmRegVarUsage rvu = { 0U, nullptr, 0U, 0U };
1074                    size_t liveTimeNext = curBlockLiveEnd;
1075                    bool hasNext = false;
1076                    if (usageHandler.hasNext())
1077                    {
1078                        hasNext = true;
1079                        rvu = usageHandler.nextUsage();
1080                        if (rvu.offset < cblock.end)
1081                        {
1082                            if (!rvu.useRegMode)
1083                                instrRVUs[instrRVUsCount++] = rvu;
1084                            liveTimeNext = std::min(rvu.offset, cblock.end) -
1085                                    cblock.start + curLiveTime;
1086                        }
1087                    }
1088                    size_t liveTime = oldOffset - cblock.start + curLiveTime;
1089                    if (!hasNext || rvu.offset > oldOffset)
1090                    {
1091                        ARDOut << "apply to liveness. offset: " << oldOffset << "\n";
1092                        // apply to liveness
1093                        for (AsmSingleVReg svreg: readSVRegs)
1094                        {
1095                            auto svrres = ssaIdIdxMap.insert({ svreg, 0 });
1096                            Liveness& lv = getLiveness(svreg, svrres.first->second,
1097                                    cblock.ssaInfoMap.find(svreg)->second,
1098                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1099                            if (svrres.second)
1100                                // begin region from this block
1101                                lv.newRegion(curLiveTime);
1102                            lv.expand(liveTime);
1103                        }
1104                        for (AsmSingleVReg svreg: writtenSVRegs)
1105                        {
1106                            size_t& ssaIdIdx = ssaIdIdxMap[svreg];
1107                            ssaIdIdx++;
1108                            SSAInfo& sinfo = cblock.ssaInfoMap.find(svreg)->second;
1109                            Liveness& lv = getLiveness(svreg, ssaIdIdx, sinfo,
1110                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1111                            if (liveTimeNext != curBlockLiveEnd)
1112                                // because live after this instr
1113                                lv.insert(liveTimeNext, liveTimeNext+1);
1114                            sinfo.lastPos = liveTimeNext - curLiveTime + cblock.start;
1115                        }
1116                        // get linear deps and equal to
1117                        cxbyte lDeps[16];
1118                        cxbyte eDeps[16];
1119                        usageHandler.getUsageDependencies(instrRVUsCount, instrRVUs,
1120                                        lDeps, eDeps);
1121                       
1122                        addUsageDeps(lDeps, eDeps, instrRVUsCount, instrRVUs,
1123                                linearDepMaps, equalToDepMaps, vregIndexMaps, ssaIdIdxMap,
1124                                regTypesNum, regRanges);
1125                       
1126                        readSVRegs.clear();
1127                        writtenSVRegs.clear();
1128                        if (!hasNext)
1129                            break;
1130                        oldOffset = rvu.offset;
1131                        instrRVUsCount = 0;
1132                    }
1133                    if (rvu.offset >= cblock.end)
1134                        break;
1135                   
1136                    for (uint16_t rindex = rvu.rstart; rindex < rvu.rend; rindex++)
1137                    {
1138                        // per register/singlvreg
1139                        AsmSingleVReg svreg{ rvu.regVar, rindex };
1140                        if (rvu.rwFlags == ASMRVU_WRITE && rvu.regField!=ASMFIELD_NONE)
1141                            writtenSVRegs.push_back(svreg);
1142                        else // read or treat as reading // expand previous region
1143                            readSVRegs.push_back(svreg);
1144                    }
1145                }
1146                curLiveTime += cblock.end-cblock.start;
1147            }
1148            else
1149            {
1150                // back, already visited
1151                flowStack.pop_back();
1152                continue;
1153            }
1154        }
1155        if (entry.nextIndex < cblock.nexts.size())
1156        {
1157            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1158            entry.nextIndex++;
1159        }
1160        else if (entry.nextIndex==0 && cblock.nexts.empty() && !cblock.haveEnd)
1161        {
1162            flowStack.push_back({ entry.blockIndex+1, 0 });
1163            entry.nextIndex++;
1164        }
1165        else // back
1166        {
1167            // revert lastSSAIdMap
1168            blockInWay.erase(entry.blockIndex);
1169            flowStack.pop_back();
1170            if (!flowStack.empty())
1171            {
1172                for (const auto& sentry: cblock.ssaInfoMap)
1173                {
1174                    auto lvrit = lastVRegMap.find(sentry.first);
1175                    if (lvrit != lastVRegMap.end())
1176                    {
1177                        VRegLastPos& lastPos = lvrit->second;
1178                        lastPos.ssaId = sentry.second.ssaIdBefore;
1179                        lastPos.blockChain.pop_back();
1180                        if (lastPos.blockChain.empty()) // just remove from lastVRegs
1181                            lastVRegMap.erase(lvrit);
1182                    }
1183                }
1184            }
1185        }
1186    }
1187   
1188    // move livenesses to AsmRegAllocator outLivenesses
1189    for (size_t regType = 0; regType < regTypesNum; regType++)
1190    {
1191        std::vector<Liveness>& livenesses2 = livenesses[regType];
1192        Array<OutLiveness>& outLivenesses2 = outLivenesses[regType];
1193        outLivenesses2.resize(livenesses2.size());
1194        for (size_t li = 0; li < livenesses2.size(); li++)
1195        {
1196            outLivenesses2[li].resize(livenesses2[li].l.size());
1197            std::copy(livenesses2[li].l.begin(), livenesses2[li].l.end(),
1198                      outLivenesses2[li].begin());
1199            livenesses2[li].clear();
1200        }
1201        livenesses2.clear();
1202    }
1203}
1204
1205void AsmRegAllocator::createInterferenceGraph()
1206{
1207    /// construct liveBlockMaps
1208    std::set<LiveBlock> liveBlockMaps[MAX_REGTYPES_NUM];
1209    for (size_t regType = 0; regType < regTypesNum; regType++)
1210    {
1211        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1212        Array<OutLiveness>& liveness = outLivenesses[regType];
1213        for (size_t li = 0; li < liveness.size(); li++)
1214        {
1215            OutLiveness& lv = liveness[li];
1216            for (const std::pair<size_t, size_t>& blk: lv)
1217                if (blk.first != blk.second)
1218                    liveBlockMap.insert({ blk.first, blk.second, li });
1219            lv.clear();
1220        }
1221        liveness.clear();
1222    }
1223   
1224    // create interference graphs
1225    for (size_t regType = 0; regType < regTypesNum; regType++)
1226    {
1227        InterGraph& interGraph = interGraphs[regType];
1228        interGraph.resize(graphVregsCounts[regType]);
1229        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1230       
1231        auto lit = liveBlockMap.begin();
1232        size_t rangeStart = 0;
1233        if (lit != liveBlockMap.end())
1234            rangeStart = lit->start;
1235        while (lit != liveBlockMap.end())
1236        {
1237            const size_t blkStart = lit->start;
1238            const size_t blkEnd = lit->end;
1239            size_t rangeEnd = blkEnd;
1240            auto liStart = liveBlockMap.lower_bound({ rangeStart, 0, 0 });
1241            auto liEnd = liveBlockMap.lower_bound({ rangeEnd, 0, 0 });
1242            // collect from this range, variable indices
1243            std::set<size_t> varIndices;
1244            for (auto lit2 = liStart; lit2 != liEnd; ++lit2)
1245                varIndices.insert(lit2->vidx);
1246            // push to intergraph as full subgGraph
1247            for (auto vit = varIndices.begin(); vit != varIndices.end(); ++vit)
1248                for (auto vit2 = varIndices.begin(); vit2 != varIndices.end(); ++vit2)
1249                    if (vit != vit2)
1250                        interGraph[*vit].insert(*vit2);
1251            // go to next live blocks
1252            rangeStart = rangeEnd;
1253            for (; lit != liveBlockMap.end(); ++lit)
1254                if (lit->start != blkStart && lit->end != blkEnd)
1255                    break;
1256            if (lit == liveBlockMap.end())
1257                break; //
1258            rangeStart = std::max(rangeStart, lit->start);
1259        }
1260    }
1261   
1262    /*
1263     * resolve equalSets
1264     */
1265    for (cxuint regType = 0; regType < regTypesNum; regType++)
1266    {
1267        InterGraph& interGraph = interGraphs[regType];
1268        const size_t nodesNum = interGraph.size();
1269        const std::unordered_map<size_t, EqualToDep>& etoDepMap = equalToDepMaps[regType];
1270        std::vector<bool> visited(nodesNum, false);
1271        std::vector<std::vector<size_t> >& equalSetList = equalSetLists[regType];
1272       
1273        for (size_t v = 0; v < nodesNum;)
1274        {
1275            auto it = etoDepMap.find(v);
1276            if (it == etoDepMap.end())
1277            {
1278                // is not regvar in equalTo dependencies
1279                v++;
1280                continue;
1281            }
1282           
1283            std::stack<EqualStackEntry> etoStack;
1284            etoStack.push(EqualStackEntry{ it, 0 });
1285           
1286            std::unordered_map<size_t, size_t>& equalSetMap =  equalSetMaps[regType];
1287            const size_t equalSetIndex = equalSetList.size();
1288            equalSetList.push_back(std::vector<size_t>());
1289            std::vector<size_t>& equalSet = equalSetList.back();
1290           
1291            // traverse by this
1292            while (!etoStack.empty())
1293            {
1294                EqualStackEntry& entry = etoStack.top();
1295                size_t vidx = entry.etoDepIt->first; // node index, vreg index
1296                const EqualToDep& eToDep = entry.etoDepIt->second;
1297                if (entry.nextIdx == 0)
1298                {
1299                    if (!visited[vidx])
1300                    {
1301                        // push to this equalSet
1302                        equalSetMap.insert({ vidx, equalSetIndex });
1303                        equalSet.push_back(vidx);
1304                    }
1305                    else
1306                    {
1307                        // already visited
1308                        etoStack.pop();
1309                        continue;
1310                    }
1311                }
1312               
1313                if (entry.nextIdx < eToDep.nextVidxes.size())
1314                {
1315                    auto nextIt = etoDepMap.find(eToDep.nextVidxes[entry.nextIdx]);
1316                    etoStack.push(EqualStackEntry{ nextIt, 0 });
1317                    entry.nextIdx++;
1318                }
1319                else if (entry.nextIdx < eToDep.nextVidxes.size()+eToDep.prevVidxes.size())
1320                {
1321                    auto nextIt = etoDepMap.find(eToDep.prevVidxes[
1322                                entry.nextIdx - eToDep.nextVidxes.size()]);
1323                    etoStack.push(EqualStackEntry{ nextIt, 0 });
1324                    entry.nextIdx++;
1325                }
1326                else
1327                    etoStack.pop();
1328            }
1329           
1330            // to first already added node (var)
1331            while (v < nodesNum && !visited[v]) v++;
1332        }
1333    }
1334}
1335
1336/* algorithm to allocate regranges:
1337 * from smallest regranges to greatest regranges:
1338 *   choosing free register: from smallest free regranges
1339 *      to greatest regranges:
1340 *         in this same regrange:
1341 *               try to find free regs in regranges
1342 *               try to link free ends of two distinct regranges
1343 */
1344
1345void AsmRegAllocator::colorInterferenceGraph()
1346{
1347    const GPUArchitecture arch = getGPUArchitectureFromDeviceType(
1348                    assembler.deviceType);
1349   
1350    for (size_t regType = 0; regType < regTypesNum; regType++)
1351    {
1352        const size_t maxColorsNum = getGPUMaxRegistersNum(arch, regType);
1353        InterGraph& interGraph = interGraphs[regType];
1354        const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1355        Array<cxuint>& gcMap = graphColorMaps[regType];
1356        const std::vector<std::vector<size_t> >& equalSetList = equalSetLists[regType];
1357        const std::unordered_map<size_t, size_t>& equalSetMap =  equalSetMaps[regType];
1358       
1359        const size_t nodesNum = interGraph.size();
1360        gcMap.resize(nodesNum);
1361        std::fill(gcMap.begin(), gcMap.end(), cxuint(UINT_MAX));
1362        Array<size_t> sdoCounts(nodesNum);
1363        std::fill(sdoCounts.begin(), sdoCounts.end(), 0);
1364       
1365        SDOLDOCompare compare(interGraph, sdoCounts);
1366        std::set<size_t, SDOLDOCompare> nodeSet(compare);
1367        for (size_t i = 0; i < nodesNum; i++)
1368            nodeSet.insert(i);
1369       
1370        cxuint colorsNum = 0;
1371        // firstly, allocate real registers
1372        for (const auto& entry: vregIndexMap)
1373            if (entry.first.regVar == nullptr)
1374                gcMap[entry.second[0]] = colorsNum++;
1375       
1376        for (size_t colored = 0; colored < nodesNum; colored++)
1377        {
1378            size_t node = *nodeSet.begin();
1379            if (gcMap[node] != UINT_MAX)
1380                continue; // already colored
1381            size_t color = 0;
1382            std::vector<size_t> equalNodes;
1383            equalNodes.push_back(node); // only one node, if equalSet not found
1384            auto equalSetMapIt = equalSetMap.find(node);
1385            if (equalSetMapIt != equalSetMap.end())
1386                // found, get equal set from equalSetList
1387                equalNodes = equalSetList[equalSetMapIt->second];
1388           
1389            for (color = 0; color <= colorsNum; color++)
1390            {
1391                // find first usable color
1392                bool thisSame = false;
1393                for (size_t nb: interGraph[node])
1394                    if (gcMap[nb] == color)
1395                    {
1396                        thisSame = true;
1397                        break;
1398                    }
1399                if (!thisSame)
1400                    break;
1401            }
1402            if (color==colorsNum) // add new color if needed
1403            {
1404                if (colorsNum >= maxColorsNum)
1405                    throw AsmException("Too many register is needed");
1406                colorsNum++;
1407            }
1408           
1409            for (size_t nextNode: equalNodes)
1410                gcMap[nextNode] = color;
1411            // update SDO for node
1412            bool colorExists = false;
1413            for (size_t node: equalNodes)
1414            {
1415                for (size_t nb: interGraph[node])
1416                    if (gcMap[nb] == color)
1417                    {
1418                        colorExists = true;
1419                        break;
1420                    }
1421                if (!colorExists)
1422                    sdoCounts[node]++;
1423            }
1424            // update SDO for neighbors
1425            for (size_t node: equalNodes)
1426                for (size_t nb: interGraph[node])
1427                {
1428                    colorExists = false;
1429                    for (size_t nb2: interGraph[nb])
1430                        if (gcMap[nb2] == color)
1431                        {
1432                            colorExists = true;
1433                            break;
1434                        }
1435                    if (!colorExists)
1436                    {
1437                        if (gcMap[nb] == UINT_MAX)
1438                            nodeSet.erase(nb);  // before update we erase from nodeSet
1439                        sdoCounts[nb]++;
1440                        if (gcMap[nb] == UINT_MAX)
1441                            nodeSet.insert(nb); // after update, insert again
1442                    }
1443                }
1444           
1445            for (size_t nextNode: equalNodes)
1446                gcMap[nextNode] = color;
1447        }
1448    }
1449}
1450
1451void AsmRegAllocator::allocateRegisters(cxuint sectionId)
1452{
1453    // before any operation, clear all
1454    codeBlocks.clear();
1455    for (size_t i = 0; i < MAX_REGTYPES_NUM; i++)
1456    {
1457        graphVregsCounts[i] = 0;
1458        vregIndexMaps[i].clear();
1459        interGraphs[i].clear();
1460        linearDepMaps[i].clear();
1461        equalToDepMaps[i].clear();
1462        graphColorMaps[i].clear();
1463        equalSetMaps[i].clear();
1464        equalSetLists[i].clear();
1465    }
1466    ssaReplacesMap.clear();
1467    cxuint maxRegs[MAX_REGTYPES_NUM];
1468    assembler.isaAssembler->getMaxRegistersNum(regTypesNum, maxRegs);
1469   
1470    // set up
1471    const AsmSection& section = assembler.sections[sectionId];
1472    createCodeStructure(section.codeFlow, section.content.size(), section.content.data());
1473    createSSAData(*section.usageHandler);
1474    applySSAReplaces();
1475    createLivenesses(*section.usageHandler);
1476    createInterferenceGraph();
1477    colorInterferenceGraph();
1478}
Note: See TracBrowser for help on using the repository browser.