Changeset 3261 in CLRX


Ignore:
Timestamp:
Aug 17, 2017, 5:17:33 PM (10 months ago)
Author:
matszpk
Message:

CLRadeonExtender: CLRXDocs: Fixed typo in DPP operation code. Add a missing V_MBCNT_LO/HI_U32_B32 instruction's timings.

Location:
CLRadeonExtender/trunk/doc
Files:
2 edited

Legend:

Unmodified
Added
Removed
  • CLRadeonExtender/trunk/doc/GcnSdwaDpp.md

    r3254 r3261  
    348348        srcLane = ((LANEID-31)&~31)+31
    349349}
    350 if (dstLane < LANESNUM)
     350if (srcLane < LANESNUM)
    351351    SRC0_DST[LANEID] = SRC0_SRC[srcLane]
    352352else if (BOUND_CTRL==0)
  • CLRadeonExtender/trunk/doc/GcnTimings.md

    r3185 r3261  
    134134 Instruction           | Cycles        | Instruction           | Cycles
    135135-----------------------|---------------|-----------------------|---------------
    136  V_BFREV_B32           | 4             | V_FREXP_EXP_I16_F16   | 4
    137  V_CEIL_F16            | 4             | V_FREXP_EXP_I32_F32   | 4
    138  V_CEIL_F32            | 4             | V_FREXP_EXP_I32_F64   | DPFACTOR*4
    139  V_CEIL_F64            | DPFACTOR*4    | V_FREXP_MANT_F16      | 4
    140  V_CLREXCP             | 4             | V_FREXP_MANT_F32      | 4
    141  V_COS_F16             | 16            | V_FREXP_MANT_F64      | DPFACTOR*4
    142  V_COS_F32             | 16            | V_LOG_CLAMP_F32       | 16
    143  V_CVT_F16_F32         | 4             | V_LOG_F16             | 16
    144  V_CVT_F16_I16         | 4             | V_LOG_F32             | 16
    145  V_CVT_F16_U16         | 4             | V_LOG_LEGACY_F32      | 16
    146  V_CVT_F32_F16         | 4             | V_MOVRELD_B32         | 4
    147  V_CVT_F32_F64         | DPFACTOR*4    | V_MOVRELSD_B32        | 4
    148  V_CVT_F32_I32         | 4             | V_MOVRELS_B32         | 4
    149  V_CVT_F32_U32         | 4             | V_MOV_B32             | 4
    150  V_CVT_F32_UBYTE0      | 4             | V_MOV_FED_B32         | 4
    151  V_CVT_F32_UBYTE1      | 4             | V_NOP                 | 4
    152  V_CVT_F32_UBYTE2      | 4             | V_NOT_B32             | 4
    153  V_CVT_F32_UBYTE3      | 4             | V_RCP_CLAMP_F32       | 16
    154  V_CVT_F64_F32         | DPFACTOR*4    | V_RCP_CLAMP_F64       | DPFACTOR*8
    155  V_CVT_F64_I32         | DPFACTOR*4    | V_RCP_F16             | 16
    156  V_CVT_F64_U32         | DPFACTOR*4    | V_RCP_F32             | 16
    157  V_CVT_FLR_I32_F32     | 4             | V_RCP_F64             | DPFACTOR*8
    158  V_CVT_I16_F16         | 4             | V_RCP_IFLAG_F32       | 16
    159  V_CVT_I32_F32         | 4             | V_RCP_LEGACY_F32      | 16
    160  V_CVT_I32_F64         | DPFACTOR*4    | V_READFIRSTLANE_B32   | 4
    161  V_CVT_OFF_F32_I4      | 4             | V_RNDNE_F16           | 4
    162  V_CVT_RPI_I32_F32     | 4             | V_RNDNE_F32           | 4
    163  V_CVT_U16_F16         | 4             | V_RNDNE_F64           | DPFACTOR*4
    164  V_CVT_U32_F32         | 4             | V_RSQ_CLAMP_F32       | 16
    165  V_CVT_U32_F64         | DPFACTOR*4    | V_RSQ_CLAMP_F64       | DPFACTOR*8
    166  V_EXP_F16             | 16            | V_RSQ_F16             | 16
    167  V_EXP_F32             | 16            | V_RSQ_F32             | 16
    168  V_EXP_LEGACY_F32      | 16            | V_RSQ_F64             | DPFACTOR*8
    169  V_FFBH_I32            | 4             | V_RSQ_LEGACY_F32      | 16
    170  V_FFBH_U32            | 4             | V_SIN_F16             | 16
    171  V_FFBL_B32            | 4             | V_SIN_F32             | 16
    172  V_FLOOR_F16           | 4             | V_SQRT_F16            | 16
    173  V_FLOOR_F32           | 4             | V_SQRT_F32            | 16
    174  V_FLOOR_F64           | DPFACTOR*4    | V_SQRT_F64            | DPFACTOR*8
    175  V_FRACT_F16           | 4             | V_TRUNC_F16           | 4
    176  V_FRACT_F32           | 4             | V_TRUNC_F32           | 4
    177  V_FRACT_F64           | DPFACTOR*4    | V_TRUNC_F64           | DPFACTOR*4
     136 V_BFREV_B32           | 4             | V_FREXP_EXP_I32_F32   | 4
     137 V_CEIL_F16            | 4             | V_FREXP_EXP_I32_F64   | DPFACTOR*4
     138 V_CEIL_F32            | 4             | V_FREXP_MANT_F16      | 4
     139 V_CEIL_F64            | DPFACTOR*4    | V_FREXP_MANT_F32      | 4
     140 V_CLREXCP             | 4             | V_FREXP_MANT_F64      | DPFACTOR*4
     141 V_COS_F16             | 16            | V_LOG_CLAMP_F32       | 16
     142 V_COS_F32             | 16            | V_LOG_F16             | 16
     143 V_CVT_F16_F32         | 4             | V_LOG_F32             | 16
     144 V_CVT_F16_I16         | 4             | V_LOG_LEGACY_F32      | 16
     145 V_CVT_F16_U16         | 4             | V_MBCNT_LO_U32_B32    | 4
     146 V_CVT_F32_F16         | 4             | V_MBCNT_HI_U32_B32    | 4
     147 V_CVT_F32_F64         | DPFACTOR*4    | V_MOVRELD_B32         | 4
     148 V_CVT_F32_I32         | 4             | V_MOVRELSD_B32        | 4
     149 V_CVT_F32_U32         | 4             | V_MOVRELS_B32         | 4
     150 V_CVT_F32_UBYTE0      | 4             | V_MOV_B32             | 4
     151 V_CVT_F32_UBYTE1      | 4             | V_MOV_FED_B32         | 4
     152 V_CVT_F32_UBYTE2      | 4             | V_NOP                 | 4
     153 V_CVT_F32_UBYTE3      | 4             | V_NOT_B32             | 4
     154 V_CVT_F64_F32         | DPFACTOR*4    | V_RCP_CLAMP_F32       | 16
     155 V_CVT_F64_I32         | DPFACTOR*4    | V_RCP_CLAMP_F64       | DPFACTOR*8
     156 V_CVT_F64_U32         | DPFACTOR*4    | V_RCP_F16             | 16
     157 V_CVT_FLR_I32_F32     | 4             | V_RCP_F32             | 16
     158 V_CVT_I16_F16         | 4             | V_RCP_F64             | DPFACTOR*8
     159 V_CVT_I32_F32         | 4             | V_RCP_IFLAG_F32       | 16
     160 V_CVT_I32_F64         | DPFACTOR*4    | V_RCP_LEGACY_F32      | 16
     161 V_CVT_OFF_F32_I4      | 4             | V_READFIRSTLANE_B32   | 4
     162 V_CVT_RPI_I32_F32     | 4             | V_RNDNE_F16           | 4
     163 V_CVT_U16_F16         | 4             | V_RNDNE_F32           | 4
     164 V_CVT_U32_F32         | 4             | V_RNDNE_F64           | DPFACTOR*4
     165 V_CVT_U32_F64         | DPFACTOR*4    | V_RSQ_CLAMP_F32       | 16
     166 V_EXP_F16             | 16            | V_RSQ_CLAMP_F64       | DPFACTOR*8
     167 V_EXP_F32             | 16            | V_RSQ_F16             | 16
     168 V_EXP_LEGACY_F32      | 16            | V_RSQ_F32             | 16
     169 V_FFBH_I32            | 4             | V_RSQ_F64             | DPFACTOR*8
     170 V_FFBH_U32            | 4             | V_RSQ_LEGACY_F32      | 16
     171 V_FFBL_B32            | 4             | V_SIN_F16             | 16
     172 V_FLOOR_F16           | 4             | V_SIN_F32             | 16
     173 V_FLOOR_F32           | 4             | V_SQRT_F16            | 16
     174 V_FLOOR_F64           | DPFACTOR*4    | V_SQRT_F32            | 16
     175 V_FRACT_F16           | 4             | V_SQRT_F64            | DPFACTOR*8
     176 V_FRACT_F32           | 4             | V_TRUNC_F16           | 4
     177 V_FRACT_F64           | DPFACTOR*4    | V_TRUNC_F32           | 4
     178 V_FREXP_EXP_I16_F16   | 4             | V_TRUNC_F64           | DPFACTOR*4
    178179
    179180### VOPC Instruction timings
Note: See TracChangeset for help on using the changeset viewer.