Changeset 4053 in CLRX


Ignore:
Timestamp:
Apr 29, 2018, 5:40:02 PM (5 months ago)
Author:
matszpk
Message:

CLRadeonExtender: AsmRegAlloc?: Add yet another testcase (createLivenesses).

File:
1 edited

Legend:

Unmodified
Added
Removed
  • CLRadeonExtender/trunk/tests/amdasm/AsmRegAlloc3.cpp

    r4049 r4053  
    500500                { { 0, 60 }, { 100, 101 }, { 116, 136 },
    501501                        { 168, 169 }, { 176, 177 } }, // 6: va[3]'0
     502                { { 101, 102 } }, // 7: va[3]'1
     503                { { 93, 94 } }, // 8: va[3]'2
     504                { { 0, 60 }, { 100, 101 } }  // 9: va[4]'0
     505            },
     506            { },
     507            { }
     508        },
     509        {   // linearDepMaps
     510            {   // for SGPRs
     511                { 0, { 0, { }, { 1 } } },
     512                { 1, { 0, { 0 }, { } } }
     513            },
     514            { },
     515            { },
     516            { }
     517        },
     518        true, ""
     519    },
     520    {   // 8 - empty blocks
     521        R"ffDXD(.regvar sa:s:8, va:v:10
     522        s_mov_b32 sa[0], sa[2]              # 0
     523        s_add_u32 sa[1], sa[3], s3          # 4
     524        v_mad_f32 va[0], va[1], va[2], v0   # 8
     525        s_xor_b32 sa[2], sa[4], sa[3]       # 16
     526        .cf_jump a0
     527        s_setpc_b64 s[0:1]                  # 20
     528       
     529a0:     s_mul_i32 sa[1], sa[2], s3          # 24
     530        s_nop 7                             # 28
     531        s_cbranch_scc1 a01                  # 32
     532        s_nop 7                             # 36
     533        s_cbranch_execz a02                 # 40
     534        s_nop 7                             # 44
     535        s_cbranch_vccz a03                  # 48
     536        s_nop 7                             # 52
     537        s_cbranch_vccnz a04                 # 56
     538        s_nop 7                             # 60
     539        s_nop 1                             # 64
     540        s_cbranch_scc0 a05                  # 68
     541        s_endpgm                            # 72
     542       
     543a01:    s_mul_i32 sa[0], s2, s3             # 76
     544        s_endpgm                            # 80
     545       
     546a02:    s_mul_i32 sa[1], s2, sa[4]          # 84
     547        s_endpgm                            # 88
     548       
     549a03:    v_add_f32 va[3], va[1], va[0]       # 92
     550        s_endpgm                            # 96
     551       
     552a04:    v_add_f32 va[3], va[3], va[4]       # 100
     553        s_endpgm                            # 104
     554       
     555a05:    s_mul_i32 sa[5], s4, sa[6]          # 108
     556        s_endpgm                            # 112
     557)ffDXD",
     558        {   // livenesses
     559            {   // for SGPRs
     560                { { 0, 21 } }, // 0: S0
     561                { { 0, 21 } }, // 1: S1
     562                { { 0, 44 }, { 76, 77 }, { 84, 85 } }, // 2: S2
     563                { { 0, 36 }, { 76, 77 } }, // 3: S3
     564                { { 0, 72 }, { 108, 109 } }, // 4: S4
     565                { { 1, 2 } }, // 5: sa[0]'0
     566                { { 77, 78 } }, // 6: sa[0]'1
     567                { { 5, 6 } }, // 7: sa[1]'0
     568                { { 25, 26 } }, // 8: sa[1]'1
     569                { { 85, 86 } }, // 9: sa[1]'2
     570                { { 0, 1 } }, // 10: sa[2]'0
     571                { { 17, 25 } }, // 11: sa[2]'1
     572                { { 0, 17 } }, // 12: sa[3]'0
     573                { { 0, 44 }, { 84, 85 } }, // 13: sa[4]'0
     574                { { 109, 110 } }, // 14: sa[5]'0
     575                { { 0, 72 }, { 108, 109 } }  // 16: sa[6]'0
     576            },
     577            {   // for VGPRs
     578                { { 0, 9 } }, // 0: V0
     579                { { 9, 52 }, { 92, 93 } }, // 2: va[0]'0
     580                { { 0, 52 }, { 92, 93 } }, // 4: va[1]'1
     581                { { 0, 9 } }, // 5: va[2]'0
     582                { { 0, 60 }, { 100, 101 } }, // 6: va[3]'0
    502583                { { 101, 102 } }, // 7: va[3]'1
    503584                { { 93, 94 } }, // 8: va[3]'2
Note: See TracChangeset for help on using the changeset viewer.