source: CLRX/CLRadeonExtender/trunk/amdasm/AsmRegAlloc.cpp @ 4000

Last change on this file since 4000 was 4000, checked in by matszpk, 15 months ago

CLRadeonExtender: AsmRegAlloc?: Fixed applySSAReplaces: always propagate minSSAId to parents in second pass.

File size: 59.1 KB
Line 
1/*
2 *  CLRadeonExtender - Unofficial OpenCL Radeon Extensions Library
3 *  Copyright (C) 2014-2018 Mateusz Szpakowski
4 *
5 *  This library is free software; you can redistribute it and/or
6 *  modify it under the terms of the GNU Lesser General Public
7 *  License as published by the Free Software Foundation; either
8 *  version 2.1 of the License, or (at your option) any later version.
9 *
10 *  This library is distributed in the hope that it will be useful,
11 *  but WITHOUT ANY WARRANTY; without even the implied warranty of
12 *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
13 *  Lesser General Public License for more details.
14 *
15 *  You should have received a copy of the GNU Lesser General Public
16 *  License along with this library; if not, write to the Free Software
17 *  Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301  USA
18 */
19
20#include <CLRX/Config.h>
21#include <iostream>
22#include <stack>
23#include <deque>
24#include <vector>
25#include <utility>
26#include <unordered_set>
27#include <map>
28#include <set>
29#include <unordered_map>
30#include <algorithm>
31#include <CLRX/utils/Utilities.h>
32#include <CLRX/utils/Containers.h>
33#include <CLRX/amdasm/Assembler.h>
34#include "AsmInternals.h"
35#include "AsmRegAlloc.h"
36
37using namespace CLRX;
38
39#if ASMREGALLOC_DEBUGDUMP
40std::ostream& operator<<(std::ostream& os, const CLRX::BlockIndex& v)
41{
42    if (v.pass==0)
43        return os << v.index;
44    else
45        return os << v.index << "#" << v.pass;
46}
47#endif
48
49ISAUsageHandler::ISAUsageHandler(const std::vector<cxbyte>& _content) :
50            content(_content), lastOffset(0), readOffset(0), instrStructPos(0),
51            regUsagesPos(0), regUsages2Pos(0), regVarUsagesPos(0),
52            pushedArgs(0), argPos(0), argFlags(0), isNext(false), useRegMode(false)
53{ }
54
55ISAUsageHandler::~ISAUsageHandler()
56{ }
57
58void ISAUsageHandler::rewind()
59{
60    readOffset = instrStructPos = 0;
61    regUsagesPos = regUsages2Pos = regVarUsagesPos = 0;
62    useRegMode = false;
63    pushedArgs = 0;
64    skipBytesInInstrStruct();
65}
66
67void ISAUsageHandler::skipBytesInInstrStruct()
68{
69    // do not add instruction size if usereg (usereg immediately before instr regusages)
70    if ((instrStructPos != 0 || argPos != 0) && !useRegMode)
71        readOffset += defaultInstrSize;
72    argPos = 0;
73    for (;instrStructPos < instrStruct.size() &&
74        instrStruct[instrStructPos] > 0x80; instrStructPos++)
75        readOffset += (instrStruct[instrStructPos] & 0x7f);
76    isNext = (instrStructPos < instrStruct.size());
77}
78
79void ISAUsageHandler::putSpace(size_t offset)
80{
81    if (lastOffset != offset)
82    {
83        flush(); // flush before new instruction
84        // useReg immediately before instruction regusages
85        size_t defaultInstrSize = (!useRegMode ? this->defaultInstrSize : 0);
86        if (lastOffset > offset)
87            throw AsmException("Offset before previous instruction");
88        if (!instrStruct.empty() && offset - lastOffset < defaultInstrSize)
89            throw AsmException("Offset between previous instruction");
90        size_t toSkip = !instrStruct.empty() ? 
91                offset - lastOffset - defaultInstrSize : offset;
92        while (toSkip > 0)
93        {
94            size_t skipped = std::min(toSkip, size_t(0x7f));
95            instrStruct.push_back(skipped | 0x80);
96            toSkip -= skipped;
97        }
98        lastOffset = offset;
99        argFlags = 0;
100        pushedArgs = 0;
101    } 
102}
103
104void ISAUsageHandler::pushUsage(const AsmRegVarUsage& rvu)
105{
106    if (lastOffset == rvu.offset && useRegMode)
107        flush(); // only flush if useRegMode and no change in offset
108    else // otherwise
109        putSpace(rvu.offset);
110    useRegMode = false;
111    if (rvu.regVar != nullptr)
112    {
113        argFlags |= (1U<<pushedArgs);
114        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
115            rvu.rwFlags, rvu.align });
116    }
117    else // reg usages
118        regUsages.push_back({ rvu.regField,cxbyte(rvu.rwFlags |
119                    getRwFlags(rvu.regField, rvu.rstart, rvu.rend)) });
120    pushedArgs++;
121}
122
123void ISAUsageHandler::pushUseRegUsage(const AsmRegVarUsage& rvu)
124{
125    if (lastOffset == rvu.offset && !useRegMode)
126        flush(); // only flush if useRegMode and no change in offset
127    else // otherwise
128        putSpace(rvu.offset);
129    useRegMode = true;
130    if (pushedArgs == 0 || pushedArgs == 256)
131    {
132        argFlags = 0;
133        pushedArgs = 0;
134        instrStruct.push_back(0x80); // sign of regvarusage from usereg
135        instrStruct.push_back(0);
136    }
137    if (rvu.regVar != nullptr)
138    {
139        argFlags |= (1U<<(pushedArgs & 7));
140        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
141            rvu.rwFlags, rvu.align });
142    }
143    else // reg usages
144        regUsages2.push_back({ rvu.rstart, rvu.rend, rvu.rwFlags });
145    pushedArgs++;
146    if ((pushedArgs & 7) == 0) // just flush per 8 bit
147    {
148        instrStruct.push_back(argFlags);
149        instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
150        argFlags = 0;
151    }
152}
153
154void ISAUsageHandler::flush()
155{
156    if (pushedArgs != 0)
157    {
158        if (!useRegMode)
159        {
160            // normal regvarusages
161            instrStruct.push_back(argFlags);
162            if ((argFlags & (1U<<(pushedArgs-1))) != 0)
163                regVarUsages.back().rwFlags |= 0x80;
164            else // reg usages
165                regUsages.back().rwFlags |= 0x80;
166        }
167        else
168        {
169            // use reg regvarusages
170            if ((pushedArgs & 7) != 0) //if only not pushed args remains
171                instrStruct.push_back(argFlags);
172            instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
173        }
174    }
175}
176
177AsmRegVarUsage ISAUsageHandler::nextUsage()
178{
179    if (!isNext)
180        throw AsmException("No reg usage in this code");
181    AsmRegVarUsage rvu;
182    // get regvarusage
183    bool lastRegUsage = false;
184    rvu.offset = readOffset;
185    if (!useRegMode && instrStruct[instrStructPos] == 0x80)
186    {
187        // useRegMode (begin fetching useregs)
188        useRegMode = true;
189        argPos = 0;
190        instrStructPos++;
191        // pushedArgs - numer of useregs, 0 - 256 useregs
192        pushedArgs = instrStruct[instrStructPos++];
193        argFlags = instrStruct[instrStructPos];
194    }
195    rvu.useRegMode = useRegMode; // no ArgPos
196   
197    if ((instrStruct[instrStructPos] & (1U << (argPos&7))) != 0)
198    {
199        // regvar usage
200        const AsmRegVarUsageInt& inRVU = regVarUsages[regVarUsagesPos++];
201        rvu.regVar = inRVU.regVar;
202        rvu.rstart = inRVU.rstart;
203        rvu.rend = inRVU.rend;
204        rvu.regField = inRVU.regField;
205        rvu.rwFlags = inRVU.rwFlags & ASMRVU_ACCESS_MASK;
206        rvu.align = inRVU.align;
207        if (!useRegMode)
208            lastRegUsage = ((inRVU.rwFlags&0x80) != 0);
209    }
210    else if (!useRegMode)
211    {
212        // simple reg usage
213        const AsmRegUsageInt& inRU = regUsages[regUsagesPos++];
214        rvu.regVar = nullptr;
215        const std::pair<uint16_t, uint16_t> regPair =
216                    getRegPair(inRU.regField, inRU.rwFlags);
217        rvu.rstart = regPair.first;
218        rvu.rend = regPair.second;
219        rvu.rwFlags = (inRU.rwFlags & ASMRVU_ACCESS_MASK);
220        rvu.regField = inRU.regField;
221        rvu.align = 0;
222        lastRegUsage = ((inRU.rwFlags&0x80) != 0);
223    }
224    else
225    {
226        // use reg (simple reg usage, second structure)
227        const AsmRegUsage2Int& inRU = regUsages2[regUsages2Pos++];
228        rvu.regVar = nullptr;
229        rvu.rstart = inRU.rstart;
230        rvu.rend = inRU.rend;
231        rvu.rwFlags = inRU.rwFlags;
232        rvu.regField = ASMFIELD_NONE;
233        rvu.align = 0;
234    }
235    argPos++;
236    if (useRegMode)
237    {
238        // if inside useregs
239        if (argPos == (pushedArgs&0xff))
240        {
241            instrStructPos++; // end
242            skipBytesInInstrStruct();
243            useRegMode = false;
244        }
245        else if ((argPos & 7) == 0) // fetch new flag
246        {
247            instrStructPos++;
248            argFlags = instrStruct[instrStructPos];
249        }
250    }
251    // after instr
252    if (lastRegUsage)
253    {
254        instrStructPos++;
255        skipBytesInInstrStruct();
256    }
257    return rvu;
258}
259
260AsmRegAllocator::AsmRegAllocator(Assembler& _assembler) : assembler(_assembler)
261{ }
262
263AsmRegAllocator::AsmRegAllocator(Assembler& _assembler,
264        const std::vector<CodeBlock>& _codeBlocks, const SSAReplacesMap& _ssaReplacesMap)
265        : assembler(_assembler), codeBlocks(_codeBlocks), ssaReplacesMap(_ssaReplacesMap)
266{ }
267
268static inline bool codeBlockStartLess(const AsmRegAllocator::CodeBlock& c1,
269                  const AsmRegAllocator::CodeBlock& c2)
270{ return c1.start < c2.start; }
271
272static inline bool codeBlockEndLess(const AsmRegAllocator::CodeBlock& c1,
273                  const AsmRegAllocator::CodeBlock& c2)
274{ return c1.end < c2.end; }
275
276void AsmRegAllocator::createCodeStructure(const std::vector<AsmCodeFlowEntry>& codeFlow,
277             size_t codeSize, const cxbyte* code)
278{
279    ISAAssembler* isaAsm = assembler.isaAssembler;
280    if (codeSize == 0)
281        return;
282    std::vector<size_t> splits;
283    std::vector<size_t> codeStarts;
284    std::vector<size_t> codeEnds;
285    codeStarts.push_back(0);
286    codeEnds.push_back(codeSize);
287    for (const AsmCodeFlowEntry& entry: codeFlow)
288    {
289        size_t instrAfter = 0;
290        if (entry.type == AsmCodeFlowType::JUMP || entry.type == AsmCodeFlowType::CJUMP ||
291            entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::RETURN)
292            instrAfter = entry.offset + isaAsm->getInstructionSize(
293                        codeSize - entry.offset, code + entry.offset);
294       
295        switch(entry.type)
296        {
297            case AsmCodeFlowType::START:
298                codeStarts.push_back(entry.offset);
299                break;
300            case AsmCodeFlowType::END:
301                codeEnds.push_back(entry.offset);
302                break;
303            case AsmCodeFlowType::JUMP:
304                splits.push_back(entry.target);
305                codeEnds.push_back(instrAfter);
306                break;
307            case AsmCodeFlowType::CJUMP:
308                splits.push_back(entry.target);
309                splits.push_back(instrAfter);
310                break;
311            case AsmCodeFlowType::CALL:
312                splits.push_back(entry.target);
313                splits.push_back(instrAfter);
314                break;
315            case AsmCodeFlowType::RETURN:
316                codeEnds.push_back(instrAfter);
317                break;
318            default:
319                break;
320        }
321    }
322    std::sort(splits.begin(), splits.end());
323    splits.resize(std::unique(splits.begin(), splits.end()) - splits.begin());
324    std::sort(codeEnds.begin(), codeEnds.end());
325    codeEnds.resize(std::unique(codeEnds.begin(), codeEnds.end()) - codeEnds.begin());
326    // remove codeStarts between codeStart and codeEnd
327    size_t i = 0;
328    size_t ii = 0;
329    size_t ei = 0; // codeEnd i
330    while (i < codeStarts.size())
331    {
332        size_t end = (ei < codeEnds.size() ? codeEnds[ei] : SIZE_MAX);
333        if (ei < codeEnds.size())
334            ei++;
335        codeStarts[ii++] = codeStarts[i];
336        // skip codeStart to end
337        for (i++ ;i < codeStarts.size() && codeStarts[i] < end; i++);
338    }
339    codeStarts.resize(ii);
340    // add next codeStarts
341    auto splitIt = splits.begin();
342    for (size_t codeEnd: codeEnds)
343    {
344        auto it = std::lower_bound(splitIt, splits.end(), codeEnd);
345        if (it != splits.end())
346        {
347            codeStarts.push_back(*it);
348            splitIt = it;
349        }
350        else // if end
351            break;
352    }
353   
354    std::sort(codeStarts.begin(), codeStarts.end());
355    codeStarts.resize(std::unique(codeStarts.begin(), codeStarts.end()) -
356                codeStarts.begin());
357    // divide to blocks
358    splitIt = splits.begin();
359    for (size_t codeStart: codeStarts)
360    {
361        size_t codeEnd = *std::upper_bound(codeEnds.begin(), codeEnds.end(), codeStart);
362        splitIt = std::lower_bound(splitIt, splits.end(), codeStart);
363       
364        if (splitIt != splits.end() && *splitIt==codeStart)
365            ++splitIt; // skip split in codeStart
366       
367        for (size_t start = codeStart; start < codeEnd; )
368        {
369            size_t end = codeEnd;
370            if (splitIt != splits.end())
371            {
372                end = std::min(end, *splitIt);
373                ++splitIt;
374            }
375            codeBlocks.push_back({ start, end, { }, false, false, false });
376            start = end;
377        }
378    }
379    // force empty block at end if some jumps goes to its
380    if (!codeEnds.empty() && !codeStarts.empty() && !splits.empty() &&
381        codeStarts.back()==codeEnds.back() && codeStarts.back() == splits.back())
382        codeBlocks.push_back({ codeStarts.back(), codeStarts.back(), { },
383                             false, false, false });
384   
385    // construct flow-graph
386    for (const AsmCodeFlowEntry& entry: codeFlow)
387        if (entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::JUMP ||
388            entry.type == AsmCodeFlowType::CJUMP || entry.type == AsmCodeFlowType::RETURN)
389        {
390            std::vector<CodeBlock>::iterator it;
391            size_t instrAfter = entry.offset + isaAsm->getInstructionSize(
392                        codeSize - entry.offset, code + entry.offset);
393           
394            if (entry.type != AsmCodeFlowType::RETURN)
395                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
396                        CodeBlock{ entry.target }, codeBlockStartLess);
397            else // return
398            {
399                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
400                        CodeBlock{ 0, instrAfter }, codeBlockEndLess);
401                // if block have return
402                if (it != codeBlocks.end())
403                    it->haveEnd = it->haveReturn = true;
404                continue;
405            }
406           
407            if (it == codeBlocks.end())
408                continue; // error!
409            auto it2 = std::lower_bound(codeBlocks.begin(), codeBlocks.end(),
410                    CodeBlock{ instrAfter }, codeBlockStartLess);
411            auto curIt = it2;
412            --curIt;
413           
414            curIt->nexts.push_back({ size_t(it - codeBlocks.begin()),
415                        entry.type == AsmCodeFlowType::CALL });
416            curIt->haveCalls |= entry.type == AsmCodeFlowType::CALL;
417            if (entry.type == AsmCodeFlowType::CJUMP ||
418                 entry.type == AsmCodeFlowType::CALL)
419            {
420                curIt->haveEnd = false; // revert haveEnd if block have cond jump or call
421                if (it2 != codeBlocks.end() && entry.type == AsmCodeFlowType::CJUMP)
422                    // add next next block (only for cond jump)
423                    curIt->nexts.push_back({ size_t(it2 - codeBlocks.begin()), false });
424            }
425            else if (entry.type == AsmCodeFlowType::JUMP)
426                curIt->haveEnd = true; // set end
427        }
428    // force haveEnd for block with cf_end
429    for (const AsmCodeFlowEntry& entry: codeFlow)
430        if (entry.type == AsmCodeFlowType::END)
431        {
432            auto it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
433                    CodeBlock{ 0, entry.offset }, codeBlockEndLess);
434            if (it != codeBlocks.end())
435                it->haveEnd = true;
436        }
437   
438    if (!codeBlocks.empty()) // always set haveEnd to last block
439        codeBlocks.back().haveEnd = true;
440   
441    // reduce nexts
442    for (CodeBlock& block: codeBlocks)
443    {
444        // first non-call nexts, for correct resolving SSA conflicts
445        std::sort(block.nexts.begin(), block.nexts.end(),
446                  [](const NextBlock& n1, const NextBlock& n2)
447                  { return int(n1.isCall)<int(n2.isCall) ||
448                      (n1.isCall == n2.isCall && n1.block < n2.block); });
449        auto it = std::unique(block.nexts.begin(), block.nexts.end(),
450                  [](const NextBlock& n1, const NextBlock& n2)
451                  { return n1.block == n2.block && n1.isCall == n2.isCall; });
452        block.nexts.resize(it - block.nexts.begin());
453    }
454}
455
456
457void AsmRegAllocator::applySSAReplaces()
458{
459    /* prepare SSA id replaces */
460    struct MinSSAGraphNode
461    {
462        size_t minSSAId;
463        bool visited;
464        bool visited2;
465        std::unordered_set<size_t> nexts;
466        MinSSAGraphNode() : minSSAId(SIZE_MAX), visited(false), visited2(false) { }
467    };
468   
469    typedef std::map<size_t, MinSSAGraphNode, std::greater<size_t> > SSAGraphNodesMap;
470   
471    struct MinSSAGraphStackEntry
472    {
473        SSAGraphNodesMap::iterator nodeIt;
474        std::unordered_set<size_t>::const_iterator nextIt;
475        size_t minSSAId;
476       
477        MinSSAGraphStackEntry(
478                SSAGraphNodesMap::iterator _nodeIt,
479                std::unordered_set<size_t>::const_iterator _nextIt,
480                size_t _minSSAId = SIZE_MAX)
481                : nodeIt(_nodeIt), nextIt(_nextIt), minSSAId(_minSSAId)
482        { }
483    };
484   
485    for (auto& entry: ssaReplacesMap)
486    {
487        ARDOut << "SSAReplace: " << entry.first.regVar << "." << entry.first.index << "\n";
488        VectorSet<SSAReplace>& replaces = entry.second;
489        std::sort(replaces.begin(), replaces.end(), std::greater<SSAReplace>());
490        replaces.resize(std::unique(replaces.begin(), replaces.end()) - replaces.begin());
491        VectorSet<SSAReplace> newReplaces;
492       
493        SSAGraphNodesMap ssaGraphNodes;
494       
495        auto it = replaces.begin();
496        while (it != replaces.end())
497        {
498            auto itEnd = std::upper_bound(it, replaces.end(),
499                    std::make_pair(it->first, size_t(0)), std::greater<SSAReplace>());
500            {
501                auto itLast = itEnd;
502                --itLast;
503                MinSSAGraphNode& node = ssaGraphNodes[it->first];
504                node.minSSAId = std::min(node.minSSAId, itLast->second);
505                for (auto it2 = it; it2 != itEnd; ++it2)
506                {
507                    node.nexts.insert(it2->second);
508                    ssaGraphNodes.insert({ it2->second, MinSSAGraphNode() });
509                }
510            }
511            it = itEnd;
512        }
513        /*for (const auto& v: ssaGraphNodes)
514            ARDOut << "  SSANode: " << v.first << ":" << &v.second << " minSSAID: " <<
515                            v.second.minSSAId << std::endl;*/
516        // propagate min value
517        std::stack<MinSSAGraphStackEntry> minSSAStack;
518        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
519                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
520        {
521            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
522            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
523            // traverse with minimalize SSA id
524            while (!minSSAStack.empty())
525            {
526                MinSSAGraphStackEntry& entry = minSSAStack.top();
527                MinSSAGraphNode& node = entry.nodeIt->second;
528                bool toPop = false;
529                if (entry.nextIt == node.nexts.begin())
530                {
531                    if (!node.visited)
532                        node.visited = true;
533                    else
534                        toPop = true;
535                }
536                if (!toPop && entry.nextIt != node.nexts.end())
537                {
538                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
539                    if (nodeIt != ssaGraphNodes.end())
540                    {
541                        ARDOut << "  Node: " << &node << " minSSAId: " <<
542                                node.minSSAId << " to " <<
543                                nodeIt->first << ": " << &(nodeIt->second) <<
544                                " minSSAId: " << nodeIt->second.minSSAId << "\n";
545                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
546                                std::min(nodeIt->second.minSSAId, node.minSSAId) });
547                    }
548                    ++entry.nextIt;
549                }
550                else
551                {
552                    node.minSSAId = std::min(node.minSSAId, entry.minSSAId);
553                    ARDOut << "    Node: " << &node << " minSSAId: " <<
554                                node.minSSAId << "\n";
555                    minSSAStack.pop();
556                    if (!minSSAStack.empty())
557                    {
558                        MinSSAGraphStackEntry& pentry = minSSAStack.top();
559                        pentry.minSSAId = std::min(pentry.minSSAId, node.minSSAId);
560                    }
561                }
562            }
563           
564            // skip visited nodes
565            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
566                if (!ssaGraphNodeIt->second.visited)
567                    break;
568        }
569       
570        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
571                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
572        {
573            // fill up rest of tree
574            ARDOut << "  Start2 in " << ssaGraphNodeIt->first << "." << "\n";
575            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
576            while (!minSSAStack.empty())
577            {
578                MinSSAGraphStackEntry& entry = minSSAStack.top();
579                MinSSAGraphNode& node = entry.nodeIt->second;
580                bool toPop = false;
581                if (entry.nextIt == node.nexts.begin())
582                {
583                    if (!node.visited2)
584                        node.visited2 = true;
585                    else
586                        toPop = true;
587                }
588                if (!toPop && entry.nextIt != node.nexts.end())
589                {
590                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
591                    if (nodeIt != ssaGraphNodes.end())
592                    {
593                        ARDOut << "  Node2: " << &node << " minSSAId: " <<
594                                node.minSSAId << " to " <<
595                                nodeIt->first << ": " << &(nodeIt->second) <<
596                                " minSSAId: " << nodeIt->second.minSSAId << "\n";
597                        nodeIt->second.minSSAId =
598                                std::min(nodeIt->second.minSSAId, node.minSSAId);
599                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
600                                 nodeIt->second.minSSAId });
601                    }
602                    ++entry.nextIt;
603                }
604                else
605                {
606                    node.minSSAId = std::min(node.minSSAId, entry.minSSAId);
607                    ARDOut << "    Node2: " << &node << " minSSAId: " <<
608                                node.minSSAId << "\n";
609                    minSSAStack.pop();
610                    if (!minSSAStack.empty())
611                    {
612                        MinSSAGraphStackEntry& pentry = minSSAStack.top();
613                        pentry.minSSAId = std::min(pentry.minSSAId, node.minSSAId);
614                    }
615                }
616            }
617           
618            // skip visited nodes
619            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
620                if (!ssaGraphNodeIt->second.visited2)
621                    break;
622        }
623       
624        for (const auto& entry: ssaGraphNodes)
625            newReplaces.push_back({ entry.first, entry.second.minSSAId });
626       
627        std::sort(newReplaces.begin(), newReplaces.end());
628        entry.second = newReplaces;
629    }
630   
631    /* apply SSA id replaces */
632    for (CodeBlock& cblock: codeBlocks)
633        for (auto& ssaEntry: cblock.ssaInfoMap)
634        {
635            auto it = ssaReplacesMap.find(ssaEntry.first);
636            if (it == ssaReplacesMap.end())
637                continue;
638            SSAInfo& sinfo = ssaEntry.second;
639            VectorSet<SSAReplace>& replaces = it->second;
640            if (sinfo.readBeforeWrite)
641            {
642                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
643                                 ssaEntry.second.ssaIdBefore);
644                if (rit != replaces.end())
645                    sinfo.ssaIdBefore = rit->second; // replace
646            }
647            if (sinfo.ssaIdFirst != SIZE_MAX)
648            {
649                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
650                                 ssaEntry.second.ssaIdFirst);
651                if (rit != replaces.end())
652                    sinfo.ssaIdFirst = rit->second; // replace
653            }
654            if (sinfo.ssaIdLast != SIZE_MAX)
655            {
656                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
657                                 ssaEntry.second.ssaIdLast);
658                if (rit != replaces.end())
659                    sinfo.ssaIdLast = rit->second; // replace
660            }
661        }
662}
663
664struct Liveness
665{
666    std::map<size_t, size_t> l;
667   
668    Liveness() { }
669   
670    void clear()
671    { l.clear(); }
672   
673    void expand(size_t k)
674    {
675        if (l.empty())
676            l.insert(std::make_pair(k, k+1));
677        else
678        {
679            auto it = l.end();
680            --it;
681            it->second = k+1;
682        }
683    }
684    void newRegion(size_t k)
685    {
686        if (l.empty())
687            l.insert(std::make_pair(k, k));
688        else
689        {
690            auto it = l.end();
691            --it;
692            if (it->first != k && it->second != k)
693                l.insert(std::make_pair(k, k));
694        }
695    }
696   
697    void insert(size_t k, size_t k2)
698    {
699        auto it1 = l.lower_bound(k);
700        if (it1!=l.begin() && (it1==l.end() || it1->first>k))
701            --it1;
702        if (it1->second < k)
703            ++it1;
704        auto it2 = l.lower_bound(k2);
705        if (it1!=it2)
706        {
707            k = std::min(k, it1->first);
708            k2 = std::max(k2, (--it2)->second);
709            l.erase(it1, it2);
710        }
711        l.insert(std::make_pair(k, k2));
712    }
713   
714    bool contain(size_t t) const
715    {
716        auto it = l.lower_bound(t);
717        if (it==l.begin() && it->first>t)
718            return false;
719        if (it==l.end() || it->first>t)
720            --it;
721        return it->first<=t && t<it->second;
722    }
723   
724    bool common(const Liveness& b) const
725    {
726        auto i = l.begin();
727        auto j = b.l.begin();
728        for (; i != l.end() && j != b.l.end();)
729        {
730            if (i->first==i->second)
731            {
732                ++i;
733                continue;
734            }
735            if (j->first==j->second)
736            {
737                ++j;
738                continue;
739            }
740            if (i->first<j->first)
741            {
742                if (i->second > j->first)
743                    return true; // common place
744                ++i;
745            }
746            else
747            {
748                if (i->first < j->second)
749                    return true; // common place
750                ++j;
751            }
752        }
753        return false;
754    }
755};
756
757typedef AsmRegAllocator::VarIndexMap VarIndexMap;
758
759static cxuint getRegType(size_t regTypesNum, const cxuint* regRanges,
760            const AsmSingleVReg& svreg)
761{
762    cxuint regType; // regtype
763    if (svreg.regVar!=nullptr)
764        regType = svreg.regVar->type;
765    else
766        for (regType = 0; regType < regTypesNum; regType++)
767            if (svreg.index >= regRanges[regType<<1] &&
768                svreg.index < regRanges[(regType<<1)+1])
769                break;
770    return regType;
771}
772
773static Liveness& getLiveness(const AsmSingleVReg& svreg, size_t ssaIdIdx,
774        const AsmRegAllocator::SSAInfo& ssaInfo, std::vector<Liveness>* livenesses,
775        const VarIndexMap* vregIndexMaps, size_t regTypesNum, const cxuint* regRanges)
776{
777    size_t ssaId;
778    if (svreg.regVar==nullptr)
779        ssaId = 0;
780    else if (ssaIdIdx==0)
781        ssaId = ssaInfo.ssaIdBefore;
782    else if (ssaIdIdx==1)
783        ssaId = ssaInfo.ssaIdFirst;
784    else if (ssaIdIdx<ssaInfo.ssaIdChange)
785        ssaId = ssaInfo.ssaId + ssaIdIdx-1;
786    else // last
787        ssaId = ssaInfo.ssaIdLast;
788   
789    cxuint regType = getRegType(regTypesNum, regRanges, svreg); // regtype
790    const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
791    const std::vector<size_t>& ssaIdIndices =
792                vregIndexMap.find(svreg)->second;
793    return livenesses[regType][ssaIdIndices[ssaId]];
794}
795
796typedef std::deque<FlowStackEntry3>::const_iterator FlowStackCIter;
797
798struct CLRX_INTERNAL VRegLastPos
799{
800    size_t ssaId; // last SSA id
801    std::vector<FlowStackCIter> blockChain; // subsequent blocks that changes SSAId
802};
803
804/* TODO: add handling calls
805 * handle many start points in this code (for example many kernel's in same code)
806 * replace sets by vector, and sort and remove same values on demand
807 */
808
809typedef std::unordered_map<AsmSingleVReg, VRegLastPos> LastVRegMap;
810
811static void putCrossBlockLivenesses(const std::deque<FlowStackEntry3>& flowStack,
812        const std::vector<CodeBlock>& codeBlocks,
813        const Array<size_t>& codeBlockLiveTimes, const LastVRegMap& lastVRegMap,
814        std::vector<Liveness>* livenesses, const VarIndexMap* vregIndexMaps,
815        size_t regTypesNum, const cxuint* regRanges)
816{
817    const CodeBlock& cblock = codeBlocks[flowStack.back().blockIndex];
818    for (const auto& entry: cblock.ssaInfoMap)
819        if (entry.second.readBeforeWrite)
820        {
821            // find last
822            auto lvrit = lastVRegMap.find(entry.first);
823            if (lvrit == lastVRegMap.end())
824                continue; // not found
825            const VRegLastPos& lastPos = lvrit->second;
826            FlowStackCIter flit = lastPos.blockChain.back();
827            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
828            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
829            const std::vector<size_t>& ssaIdIndices =
830                        vregIndexMap.find(entry.first)->second;
831            Liveness& lv = livenesses[regType][ssaIdIndices[entry.second.ssaIdBefore]];
832            FlowStackCIter flitEnd = flowStack.end();
833            --flitEnd; // before last element
834            // insert live time to last seen position
835            const CodeBlock& lastBlk = codeBlocks[flit->blockIndex];
836            size_t toLiveCvt = codeBlockLiveTimes[flit->blockIndex] - lastBlk.start;
837            lv.insert(lastBlk.ssaInfoMap.find(entry.first)->second.lastPos + toLiveCvt,
838                    toLiveCvt + lastBlk.end);
839            for (++flit; flit != flitEnd; ++flit)
840            {
841                const CodeBlock& cblock = codeBlocks[flit->blockIndex];
842                size_t blockLiveTime = codeBlockLiveTimes[flit->blockIndex];
843                lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
844            }
845        }
846}
847
848static void putCrossBlockForLoop(const std::deque<FlowStackEntry3>& flowStack,
849        const std::vector<CodeBlock>& codeBlocks,
850        const Array<size_t>& codeBlockLiveTimes,
851        std::vector<Liveness>* livenesses, const VarIndexMap* vregIndexMaps,
852        size_t regTypesNum, const cxuint* regRanges)
853{
854    auto flitStart = flowStack.end();
855    --flitStart;
856    size_t curBlock = flitStart->blockIndex;
857    // find step in way
858    while (flitStart->blockIndex != curBlock) --flitStart;
859    auto flitEnd = flowStack.end();
860    --flitEnd;
861    std::unordered_map<AsmSingleVReg, std::pair<size_t, size_t> > varMap;
862   
863    // collect var to check
864    size_t flowPos = 0;
865    for (auto flit = flitStart; flit != flitEnd; ++flit, flowPos++)
866    {
867        const CodeBlock& cblock = codeBlocks[flit->blockIndex];
868        for (const auto& entry: cblock.ssaInfoMap)
869        {
870            const SSAInfo& sinfo = entry.second;
871            size_t lastSSAId = (sinfo.ssaIdChange != 0) ? sinfo.ssaIdLast :
872                    (sinfo.readBeforeWrite) ? sinfo.ssaIdBefore : 0;
873            varMap[entry.first] = { lastSSAId, flowPos };
874        }
875    }
876    // find connections
877    flowPos = 0;
878    for (auto flit = flitStart; flit != flitEnd; ++flit, flowPos++)
879    {
880        const CodeBlock& cblock = codeBlocks[flit->blockIndex];
881        for (const auto& entry: cblock.ssaInfoMap)
882        {
883            const SSAInfo& sinfo = entry.second;
884            auto varMapIt = varMap.find(entry.first);
885            if (!sinfo.readBeforeWrite || varMapIt == varMap.end() ||
886                flowPos > varMapIt->second.second ||
887                sinfo.ssaIdBefore != varMapIt->second.first)
888                continue;
889            // just connect
890           
891            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
892            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
893            const std::vector<size_t>& ssaIdIndices =
894                        vregIndexMap.find(entry.first)->second;
895            Liveness& lv = livenesses[regType][ssaIdIndices[entry.second.ssaIdBefore]];
896           
897            if (flowPos == varMapIt->second.second)
898            {
899                // fill whole loop
900                for (auto flit2 = flitStart; flit != flitEnd; ++flit)
901                {
902                    const CodeBlock& cblock = codeBlocks[flit2->blockIndex];
903                    size_t blockLiveTime = codeBlockLiveTimes[flit2->blockIndex];
904                    lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
905                }
906                continue;
907            }
908           
909            size_t flowPos2 = 0;
910            for (auto flit2 = flitStart; flowPos2 < flowPos; ++flit2, flowPos++)
911            {
912                const CodeBlock& cblock = codeBlocks[flit2->blockIndex];
913                size_t blockLiveTime = codeBlockLiveTimes[flit2->blockIndex];
914                lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
915            }
916            // insert liveness for last block in loop of last SSAId (prev round)
917            auto flit2 = flitStart + flowPos;
918            const CodeBlock& firstBlk = codeBlocks[flit2->blockIndex];
919            size_t toLiveCvt = codeBlockLiveTimes[flit2->blockIndex] - firstBlk.start;
920            lv.insert(codeBlockLiveTimes[flit2->blockIndex],
921                    firstBlk.ssaInfoMap.find(entry.first)->second.firstPos + toLiveCvt);
922            // insert liveness for first block in loop of last SSAId
923            flit2 = flitStart + (varMapIt->second.second+1);
924            const CodeBlock& lastBlk = codeBlocks[flit2->blockIndex];
925            toLiveCvt = codeBlockLiveTimes[flit2->blockIndex] - lastBlk.start;
926            lv.insert(lastBlk.ssaInfoMap.find(entry.first)->second.lastPos + toLiveCvt,
927                    toLiveCvt + lastBlk.end);
928            // fill up loop end
929            for (++flit2; flit2 != flitEnd; ++flit2)
930            {
931                const CodeBlock& cblock = codeBlocks[flit2->blockIndex];
932                size_t blockLiveTime = codeBlockLiveTimes[flit2->blockIndex];
933                lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
934            }
935        }
936    }
937}
938
939struct LiveBlock
940{
941    size_t start;
942    size_t end;
943    size_t vidx;
944   
945    bool operator==(const LiveBlock& b) const
946    { return start==b.start && end==b.end && vidx==b.vidx; }
947   
948    bool operator<(const LiveBlock& b) const
949    { return start<b.start || (start==b.start &&
950            (end<b.end || (end==b.end && vidx<b.vidx))); }
951};
952
953typedef AsmRegAllocator::LinearDep LinearDep;
954typedef AsmRegAllocator::EqualToDep EqualToDep;
955typedef std::unordered_map<size_t, LinearDep> LinearDepMap;
956typedef std::unordered_map<size_t, EqualToDep> EqualToDepMap;
957
958static void addUsageDeps(const cxbyte* ldeps, const cxbyte* edeps, cxuint rvusNum,
959            const AsmRegVarUsage* rvus, LinearDepMap* ldepsOut,
960            EqualToDepMap* edepsOut, const VarIndexMap* vregIndexMaps,
961            std::unordered_map<AsmSingleVReg, size_t> ssaIdIdxMap,
962            size_t regTypesNum, const cxuint* regRanges)
963{
964    // add linear deps
965    cxuint count = ldeps[0];
966    cxuint pos = 1;
967    cxbyte rvuAdded = 0;
968    for (cxuint i = 0; i < count; i++)
969    {
970        cxuint ccount = ldeps[pos++];
971        std::vector<size_t> vidxes;
972        cxuint regType = UINT_MAX;
973        cxbyte align = rvus[ldeps[pos]].align;
974        for (cxuint j = 0; j < ccount; j++)
975        {
976            rvuAdded |= 1U<<ldeps[pos];
977            const AsmRegVarUsage& rvu = rvus[ldeps[pos++]];
978            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
979            {
980                AsmSingleVReg svreg = {rvu.regVar, k};
981                auto sit = ssaIdIdxMap.find(svreg);
982                if (regType==UINT_MAX)
983                    regType = getRegType(regTypesNum, regRanges, svreg);
984                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
985                const std::vector<size_t>& ssaIdIndices =
986                            vregIndexMap.find(svreg)->second;
987                // push variable index
988                vidxes.push_back(ssaIdIndices[sit->second]);
989            }
990        }
991        ldepsOut[regType][vidxes[0]].align = align;
992        for (size_t k = 1; k < vidxes.size(); k++)
993        {
994            ldepsOut[regType][vidxes[k-1]].nextVidxes.push_back(vidxes[k]);
995            ldepsOut[regType][vidxes[k]].prevVidxes.push_back(vidxes[k-1]);
996        }
997    }
998    // add single arg linear dependencies
999    for (cxuint i = 0; i < rvusNum; i++)
1000        if ((rvuAdded & (1U<<i)) == 0 && rvus[i].rstart+1<rvus[i].rend)
1001        {
1002            const AsmRegVarUsage& rvu = rvus[i];
1003            std::vector<size_t> vidxes;
1004            cxuint regType = UINT_MAX;
1005            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
1006            {
1007                AsmSingleVReg svreg = {rvu.regVar, k};
1008                auto sit = ssaIdIdxMap.find(svreg);
1009                if (regType==UINT_MAX)
1010                    regType = getRegType(regTypesNum, regRanges, svreg);
1011                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1012                const std::vector<size_t>& ssaIdIndices =
1013                            vregIndexMap.find(svreg)->second;
1014                // push variable index
1015                vidxes.push_back(ssaIdIndices[sit->second]);
1016            }
1017            for (size_t j = 1; j < vidxes.size(); j++)
1018            {
1019                ldepsOut[regType][vidxes[j-1]].nextVidxes.push_back(vidxes[j]);
1020                ldepsOut[regType][vidxes[j]].prevVidxes.push_back(vidxes[j-1]);
1021            }
1022        }
1023       
1024    /* equalTo dependencies */
1025    count = edeps[0];
1026    pos = 1;
1027    for (cxuint i = 0; i < count; i++)
1028    {
1029        cxuint ccount = edeps[pos++];
1030        std::vector<size_t> vidxes;
1031        cxuint regType = UINT_MAX;
1032        for (cxuint j = 0; j < ccount; j++)
1033        {
1034            const AsmRegVarUsage& rvu = rvus[edeps[pos++]];
1035            // only one register should be set for equalTo depencencies
1036            // other registers in range will be resolved by linear dependencies
1037            AsmSingleVReg svreg = {rvu.regVar, rvu.rstart};
1038            auto sit = ssaIdIdxMap.find(svreg);
1039            if (regType==UINT_MAX)
1040                regType = getRegType(regTypesNum, regRanges, svreg);
1041            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1042            const std::vector<size_t>& ssaIdIndices =
1043                        vregIndexMap.find(svreg)->second;
1044            // push variable index
1045            vidxes.push_back(ssaIdIndices[sit->second]);
1046        }
1047        for (size_t j = 1; j < vidxes.size(); j++)
1048        {
1049            edepsOut[regType][vidxes[j-1]].nextVidxes.push_back(vidxes[j]);
1050            edepsOut[regType][vidxes[j]].prevVidxes.push_back(vidxes[j-1]);
1051        }
1052    }
1053}
1054
1055typedef std::unordered_map<size_t, EqualToDep>::const_iterator EqualToDepMapCIter;
1056
1057struct EqualStackEntry
1058{
1059    EqualToDepMapCIter etoDepIt;
1060    size_t nextIdx; // over nextVidxes size, then prevVidxes[nextIdx-nextVidxes.size()]
1061};
1062
1063void AsmRegAllocator::createInterferenceGraph(ISAUsageHandler& usageHandler)
1064{
1065    // construct var index maps
1066    size_t graphVregsCounts[MAX_REGTYPES_NUM];
1067    std::fill(graphVregsCounts, graphVregsCounts+regTypesNum, 0);
1068    cxuint regRanges[MAX_REGTYPES_NUM*2];
1069    size_t regTypesNum;
1070    assembler.isaAssembler->getRegisterRanges(regTypesNum, regRanges);
1071   
1072    for (const CodeBlock& cblock: codeBlocks)
1073        for (const auto& entry: cblock.ssaInfoMap)
1074        {
1075            const SSAInfo& sinfo = entry.second;
1076            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
1077            VarIndexMap& vregIndices = vregIndexMaps[regType];
1078            size_t& graphVregsCount = graphVregsCounts[regType];
1079            std::vector<size_t>& ssaIdIndices = vregIndices[entry.first];
1080            size_t ssaIdCount = 0;
1081            if (sinfo.readBeforeWrite)
1082                ssaIdCount = sinfo.ssaIdBefore+1;
1083            if (sinfo.ssaIdChange!=0)
1084            {
1085                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdLast+1);
1086                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdFirst+1);
1087            }
1088            if (ssaIdIndices.size() < ssaIdCount)
1089                ssaIdIndices.resize(ssaIdCount, SIZE_MAX);
1090           
1091            if (sinfo.readBeforeWrite)
1092                ssaIdIndices[sinfo.ssaIdBefore] = graphVregsCount++;
1093            if (sinfo.ssaIdChange!=0)
1094            {
1095                // fill up ssaIdIndices (with graph Ids)
1096                ssaIdIndices[sinfo.ssaIdFirst] = graphVregsCount++;
1097                for (size_t ssaId = sinfo.ssaId+1;
1098                        ssaId < sinfo.ssaId+sinfo.ssaIdChange-1; ssaId++)
1099                    ssaIdIndices[ssaId] = graphVregsCount++;
1100                ssaIdIndices[sinfo.ssaIdLast] = graphVregsCount++;
1101            }
1102        }
1103   
1104    // construct vreg liveness
1105    std::deque<FlowStackEntry3> flowStack;
1106    std::vector<bool> visited(codeBlocks.size(), false);
1107    // hold last vreg ssaId and position
1108    LastVRegMap lastVRegMap;
1109    // hold start live time position for every code block
1110    Array<size_t> codeBlockLiveTimes(codeBlocks.size());
1111    std::unordered_set<size_t> blockInWay;
1112   
1113    std::vector<Liveness> livenesses[MAX_REGTYPES_NUM];
1114   
1115    for (size_t i = 0; i < regTypesNum; i++)
1116        livenesses[i].resize(graphVregsCounts[i]);
1117   
1118    size_t curLiveTime = 0;
1119   
1120    while (!flowStack.empty())
1121    {
1122        FlowStackEntry3& entry = flowStack.back();
1123        CodeBlock& cblock = codeBlocks[entry.blockIndex];
1124       
1125        if (entry.nextIndex == 0)
1126        {
1127            // process current block
1128            if (!blockInWay.insert(entry.blockIndex).second)
1129            {
1130                // if loop
1131                putCrossBlockForLoop(flowStack, codeBlocks, codeBlockLiveTimes, 
1132                        livenesses, vregIndexMaps, regTypesNum, regRanges);
1133                flowStack.pop_back();
1134                continue;
1135            }
1136           
1137            codeBlockLiveTimes[entry.blockIndex] = curLiveTime;
1138            putCrossBlockLivenesses(flowStack, codeBlocks, codeBlockLiveTimes, 
1139                    lastVRegMap, livenesses, vregIndexMaps, regTypesNum, regRanges);
1140           
1141            for (const auto& sentry: cblock.ssaInfoMap)
1142            {
1143                const SSAInfo& sinfo = sentry.second;
1144                // update
1145                size_t lastSSAId =  (sinfo.ssaIdChange != 0) ? sinfo.ssaIdLast :
1146                        (sinfo.readBeforeWrite) ? sinfo.ssaIdBefore : 0;
1147                FlowStackCIter flit = flowStack.end();
1148                --flit; // to last position
1149                auto res = lastVRegMap.insert({ sentry.first, 
1150                            { lastSSAId, { flit } } });
1151                if (!res.second) // if not first seen, just update
1152                {
1153                    // update last
1154                    res.first->second.ssaId = lastSSAId;
1155                    res.first->second.blockChain.push_back(flit);
1156                }
1157            }
1158           
1159            size_t curBlockLiveEnd = cblock.end - cblock.start + curLiveTime;
1160            if (!visited[entry.blockIndex])
1161            {
1162                visited[entry.blockIndex] = true;
1163                std::unordered_map<AsmSingleVReg, size_t> ssaIdIdxMap;
1164                AsmRegVarUsage instrRVUs[8];
1165                cxuint instrRVUsCount = 0;
1166               
1167                size_t oldOffset = cblock.usagePos.readOffset;
1168                std::vector<AsmSingleVReg> readSVRegs;
1169                std::vector<AsmSingleVReg> writtenSVRegs;
1170               
1171                usageHandler.setReadPos(cblock.usagePos);
1172                // register in liveness
1173                while (true)
1174                {
1175                    AsmRegVarUsage rvu = { 0U, nullptr, 0U, 0U };
1176                    size_t liveTimeNext = curBlockLiveEnd;
1177                    if (usageHandler.hasNext())
1178                    {
1179                        rvu = usageHandler.nextUsage();
1180                        if (rvu.offset >= cblock.end)
1181                            break;
1182                        if (!rvu.useRegMode)
1183                            instrRVUs[instrRVUsCount++] = rvu;
1184                        liveTimeNext = std::min(rvu.offset, cblock.end) -
1185                                cblock.start + curLiveTime;
1186                    }
1187                    size_t liveTime = oldOffset - cblock.start + curLiveTime;
1188                    if (!usageHandler.hasNext() || rvu.offset >= oldOffset)
1189                    {
1190                        // apply to liveness
1191                        for (AsmSingleVReg svreg: readSVRegs)
1192                        {
1193                            Liveness& lv = getLiveness(svreg, ssaIdIdxMap[svreg],
1194                                    cblock.ssaInfoMap.find(svreg)->second,
1195                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1196                            if (!lv.l.empty() && (--lv.l.end())->first < curLiveTime)
1197                                lv.newRegion(curLiveTime); // begin region from this block
1198                            lv.expand(liveTime);
1199                        }
1200                        for (AsmSingleVReg svreg: writtenSVRegs)
1201                        {
1202                            size_t& ssaIdIdx = ssaIdIdxMap[svreg];
1203                            ssaIdIdx++;
1204                            SSAInfo& sinfo = cblock.ssaInfoMap.find(svreg)->second;
1205                            Liveness& lv = getLiveness(svreg, ssaIdIdx, sinfo,
1206                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1207                            if (liveTimeNext != curBlockLiveEnd)
1208                                // because live after this instr
1209                                lv.newRegion(liveTimeNext);
1210                            sinfo.lastPos = liveTimeNext - curLiveTime + cblock.start;
1211                        }
1212                        // get linear deps and equal to
1213                        cxbyte lDeps[16];
1214                        cxbyte eDeps[16];
1215                        usageHandler.getUsageDependencies(instrRVUsCount, instrRVUs,
1216                                        lDeps, eDeps);
1217                       
1218                        addUsageDeps(lDeps, eDeps, instrRVUsCount, instrRVUs,
1219                                linearDepMaps, equalToDepMaps, vregIndexMaps, ssaIdIdxMap,
1220                                regTypesNum, regRanges);
1221                       
1222                        readSVRegs.clear();
1223                        writtenSVRegs.clear();
1224                        if (!usageHandler.hasNext())
1225                            break; // end
1226                        oldOffset = rvu.offset;
1227                        instrRVUsCount = 0;
1228                    }
1229                    if (rvu.offset >= cblock.end)
1230                        break;
1231                   
1232                    for (uint16_t rindex = rvu.rstart; rindex < rvu.rend; rindex++)
1233                    {
1234                        // per register/singlvreg
1235                        AsmSingleVReg svreg{ rvu.regVar, rindex };
1236                        if (rvu.rwFlags == ASMRVU_WRITE && rvu.regField == ASMFIELD_NONE)
1237                            writtenSVRegs.push_back(svreg);
1238                        else // read or treat as reading // expand previous region
1239                            readSVRegs.push_back(svreg);
1240                    }
1241                }
1242                curLiveTime += cblock.end-cblock.start;
1243            }
1244            else
1245            {
1246                // back, already visited
1247                flowStack.pop_back();
1248                continue;
1249            }
1250        }
1251        if (entry.nextIndex < cblock.nexts.size())
1252        {
1253            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1254            entry.nextIndex++;
1255        }
1256        else if (entry.nextIndex==0 && cblock.nexts.empty() && !cblock.haveEnd)
1257        {
1258            flowStack.push_back({ entry.blockIndex+1, 0 });
1259            entry.nextIndex++;
1260        }
1261        else // back
1262        {
1263            // revert lastSSAIdMap
1264            blockInWay.erase(entry.blockIndex);
1265            flowStack.pop_back();
1266            if (!flowStack.empty())
1267            {
1268                for (const auto& sentry: cblock.ssaInfoMap)
1269                {
1270                    auto lvrit = lastVRegMap.find(sentry.first);
1271                    if (lvrit != lastVRegMap.end())
1272                    {
1273                        VRegLastPos& lastPos = lvrit->second;
1274                        lastPos.ssaId = sentry.second.ssaIdBefore;
1275                        lastPos.blockChain.pop_back();
1276                        if (lastPos.blockChain.empty()) // just remove from lastVRegs
1277                            lastVRegMap.erase(lvrit);
1278                    }
1279                }
1280            }
1281        }
1282    }
1283   
1284    /// construct liveBlockMaps
1285    std::set<LiveBlock> liveBlockMaps[MAX_REGTYPES_NUM];
1286    for (size_t regType = 0; regType < regTypesNum; regType++)
1287    {
1288        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1289        std::vector<Liveness>& liveness = livenesses[regType];
1290        for (size_t li = 0; li < liveness.size(); li++)
1291        {
1292            Liveness& lv = liveness[li];
1293            for (const std::pair<size_t, size_t>& blk: lv.l)
1294                if (blk.first != blk.second)
1295                    liveBlockMap.insert({ blk.first, blk.second, li });
1296            lv.clear();
1297        }
1298        liveness.clear();
1299    }
1300   
1301    // create interference graphs
1302    for (size_t regType = 0; regType < regTypesNum; regType++)
1303    {
1304        InterGraph& interGraph = interGraphs[regType];
1305        interGraph.resize(graphVregsCounts[regType]);
1306        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1307       
1308        auto lit = liveBlockMap.begin();
1309        size_t rangeStart = 0;
1310        if (lit != liveBlockMap.end())
1311            rangeStart = lit->start;
1312        while (lit != liveBlockMap.end())
1313        {
1314            const size_t blkStart = lit->start;
1315            const size_t blkEnd = lit->end;
1316            size_t rangeEnd = blkEnd;
1317            auto liStart = liveBlockMap.lower_bound({ rangeStart, 0, 0 });
1318            auto liEnd = liveBlockMap.lower_bound({ rangeEnd, 0, 0 });
1319            // collect from this range, variable indices
1320            std::set<size_t> varIndices;
1321            for (auto lit2 = liStart; lit2 != liEnd; ++lit2)
1322                varIndices.insert(lit2->vidx);
1323            // push to intergraph as full subgGraph
1324            for (auto vit = varIndices.begin(); vit != varIndices.end(); ++vit)
1325                for (auto vit2 = varIndices.begin(); vit2 != varIndices.end(); ++vit2)
1326                    if (vit != vit2)
1327                        interGraph[*vit].insert(*vit2);
1328            // go to next live blocks
1329            rangeStart = rangeEnd;
1330            for (; lit != liveBlockMap.end(); ++lit)
1331                if (lit->start != blkStart && lit->end != blkEnd)
1332                    break;
1333            if (lit == liveBlockMap.end())
1334                break; //
1335            rangeStart = std::max(rangeStart, lit->start);
1336        }
1337    }
1338   
1339    /*
1340     * resolve equalSets
1341     */
1342    for (cxuint regType = 0; regType < regTypesNum; regType++)
1343    {
1344        InterGraph& interGraph = interGraphs[regType];
1345        const size_t nodesNum = interGraph.size();
1346        const std::unordered_map<size_t, EqualToDep>& etoDepMap = equalToDepMaps[regType];
1347        std::vector<bool> visited(nodesNum, false);
1348        std::vector<std::vector<size_t> >& equalSetList = equalSetLists[regType];
1349       
1350        for (size_t v = 0; v < nodesNum;)
1351        {
1352            auto it = etoDepMap.find(v);
1353            if (it == etoDepMap.end())
1354            {
1355                // is not regvar in equalTo dependencies
1356                v++;
1357                continue;
1358            }
1359           
1360            std::stack<EqualStackEntry> etoStack;
1361            etoStack.push(EqualStackEntry{ it, 0 });
1362           
1363            std::unordered_map<size_t, size_t>& equalSetMap =  equalSetMaps[regType];
1364            const size_t equalSetIndex = equalSetList.size();
1365            equalSetList.push_back(std::vector<size_t>());
1366            std::vector<size_t>& equalSet = equalSetList.back();
1367           
1368            // traverse by this
1369            while (!etoStack.empty())
1370            {
1371                EqualStackEntry& entry = etoStack.top();
1372                size_t vidx = entry.etoDepIt->first; // node index, vreg index
1373                const EqualToDep& eToDep = entry.etoDepIt->second;
1374                if (entry.nextIdx == 0)
1375                {
1376                    if (!visited[vidx])
1377                    {
1378                        // push to this equalSet
1379                        equalSetMap.insert({ vidx, equalSetIndex });
1380                        equalSet.push_back(vidx);
1381                    }
1382                    else
1383                    {
1384                        // already visited
1385                        etoStack.pop();
1386                        continue;
1387                    }
1388                }
1389               
1390                if (entry.nextIdx < eToDep.nextVidxes.size())
1391                {
1392                    auto nextIt = etoDepMap.find(eToDep.nextVidxes[entry.nextIdx]);
1393                    etoStack.push(EqualStackEntry{ nextIt, 0 });
1394                    entry.nextIdx++;
1395                }
1396                else if (entry.nextIdx < eToDep.nextVidxes.size()+eToDep.prevVidxes.size())
1397                {
1398                    auto nextIt = etoDepMap.find(eToDep.prevVidxes[
1399                                entry.nextIdx - eToDep.nextVidxes.size()]);
1400                    etoStack.push(EqualStackEntry{ nextIt, 0 });
1401                    entry.nextIdx++;
1402                }
1403                else
1404                    etoStack.pop();
1405            }
1406           
1407            // to first already added node (var)
1408            while (v < nodesNum && !visited[v]) v++;
1409        }
1410    }
1411}
1412
1413typedef AsmRegAllocator::InterGraph InterGraph;
1414
1415struct CLRX_INTERNAL SDOLDOCompare
1416{
1417    const InterGraph& interGraph;
1418    const Array<size_t>& sdoCounts;
1419   
1420    SDOLDOCompare(const InterGraph& _interGraph, const Array<size_t>&_sdoCounts)
1421        : interGraph(_interGraph), sdoCounts(_sdoCounts)
1422    { }
1423   
1424    bool operator()(size_t a, size_t b) const
1425    {
1426        if (sdoCounts[a] > sdoCounts[b])
1427            return true;
1428        return interGraph[a].size() > interGraph[b].size();
1429    }
1430};
1431
1432/* algorithm to allocate regranges:
1433 * from smallest regranges to greatest regranges:
1434 *   choosing free register: from smallest free regranges
1435 *      to greatest regranges:
1436 *         in this same regrange:
1437 *               try to find free regs in regranges
1438 *               try to link free ends of two distinct regranges
1439 */
1440
1441void AsmRegAllocator::colorInterferenceGraph()
1442{
1443    const GPUArchitecture arch = getGPUArchitectureFromDeviceType(
1444                    assembler.deviceType);
1445   
1446    for (size_t regType = 0; regType < regTypesNum; regType++)
1447    {
1448        const size_t maxColorsNum = getGPUMaxRegistersNum(arch, regType);
1449        InterGraph& interGraph = interGraphs[regType];
1450        const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1451        Array<cxuint>& gcMap = graphColorMaps[regType];
1452        const std::vector<std::vector<size_t> >& equalSetList = equalSetLists[regType];
1453        const std::unordered_map<size_t, size_t>& equalSetMap =  equalSetMaps[regType];
1454       
1455        const size_t nodesNum = interGraph.size();
1456        gcMap.resize(nodesNum);
1457        std::fill(gcMap.begin(), gcMap.end(), cxuint(UINT_MAX));
1458        Array<size_t> sdoCounts(nodesNum);
1459        std::fill(sdoCounts.begin(), sdoCounts.end(), 0);
1460       
1461        SDOLDOCompare compare(interGraph, sdoCounts);
1462        std::set<size_t, SDOLDOCompare> nodeSet(compare);
1463        for (size_t i = 0; i < nodesNum; i++)
1464            nodeSet.insert(i);
1465       
1466        cxuint colorsNum = 0;
1467        // firstly, allocate real registers
1468        for (const auto& entry: vregIndexMap)
1469            if (entry.first.regVar == nullptr)
1470                gcMap[entry.second[0]] = colorsNum++;
1471       
1472        for (size_t colored = 0; colored < nodesNum; colored++)
1473        {
1474            size_t node = *nodeSet.begin();
1475            if (gcMap[node] != UINT_MAX)
1476                continue; // already colored
1477            size_t color = 0;
1478            std::vector<size_t> equalNodes;
1479            equalNodes.push_back(node); // only one node, if equalSet not found
1480            auto equalSetMapIt = equalSetMap.find(node);
1481            if (equalSetMapIt != equalSetMap.end())
1482                // found, get equal set from equalSetList
1483                equalNodes = equalSetList[equalSetMapIt->second];
1484           
1485            for (color = 0; color <= colorsNum; color++)
1486            {
1487                // find first usable color
1488                bool thisSame = false;
1489                for (size_t nb: interGraph[node])
1490                    if (gcMap[nb] == color)
1491                    {
1492                        thisSame = true;
1493                        break;
1494                    }
1495                if (!thisSame)
1496                    break;
1497            }
1498            if (color==colorsNum) // add new color if needed
1499            {
1500                if (colorsNum >= maxColorsNum)
1501                    throw AsmException("Too many register is needed");
1502                colorsNum++;
1503            }
1504           
1505            for (size_t nextNode: equalNodes)
1506                gcMap[nextNode] = color;
1507            // update SDO for node
1508            bool colorExists = false;
1509            for (size_t node: equalNodes)
1510            {
1511                for (size_t nb: interGraph[node])
1512                    if (gcMap[nb] == color)
1513                    {
1514                        colorExists = true;
1515                        break;
1516                    }
1517                if (!colorExists)
1518                    sdoCounts[node]++;
1519            }
1520            // update SDO for neighbors
1521            for (size_t node: equalNodes)
1522                for (size_t nb: interGraph[node])
1523                {
1524                    colorExists = false;
1525                    for (size_t nb2: interGraph[nb])
1526                        if (gcMap[nb2] == color)
1527                        {
1528                            colorExists = true;
1529                            break;
1530                        }
1531                    if (!colorExists)
1532                    {
1533                        if (gcMap[nb] == UINT_MAX)
1534                            nodeSet.erase(nb);  // before update we erase from nodeSet
1535                        sdoCounts[nb]++;
1536                        if (gcMap[nb] == UINT_MAX)
1537                            nodeSet.insert(nb); // after update, insert again
1538                    }
1539                }
1540           
1541            for (size_t nextNode: equalNodes)
1542                gcMap[nextNode] = color;
1543        }
1544    }
1545}
1546
1547void AsmRegAllocator::allocateRegisters(cxuint sectionId)
1548{
1549    // before any operation, clear all
1550    codeBlocks.clear();
1551    for (size_t i = 0; i < MAX_REGTYPES_NUM; i++)
1552    {
1553        vregIndexMaps[i].clear();
1554        interGraphs[i].clear();
1555        linearDepMaps[i].clear();
1556        equalToDepMaps[i].clear();
1557        graphColorMaps[i].clear();
1558        equalSetMaps[i].clear();
1559        equalSetLists[i].clear();
1560    }
1561    ssaReplacesMap.clear();
1562    cxuint maxRegs[MAX_REGTYPES_NUM];
1563    assembler.isaAssembler->getMaxRegistersNum(regTypesNum, maxRegs);
1564   
1565    // set up
1566    const AsmSection& section = assembler.sections[sectionId];
1567    createCodeStructure(section.codeFlow, section.content.size(), section.content.data());
1568    createSSAData(*section.usageHandler);
1569    applySSAReplaces();
1570    createInterferenceGraph(*section.usageHandler);
1571    colorInterferenceGraph();
1572}
Note: See TracBrowser for help on using the repository browser.