source: CLRX/CLRadeonExtender/trunk/amdasm/AsmRegAlloc.cpp @ 4013

Last change on this file since 4013 was 4013, checked in by matszpk, 15 months ago

CLRadeonExtender: AsmRegAlloc?: Small changes.

File size: 57.7 KB
Line 
1/*
2 *  CLRadeonExtender - Unofficial OpenCL Radeon Extensions Library
3 *  Copyright (C) 2014-2018 Mateusz Szpakowski
4 *
5 *  This library is free software; you can redistribute it and/or
6 *  modify it under the terms of the GNU Lesser General Public
7 *  License as published by the Free Software Foundation; either
8 *  version 2.1 of the License, or (at your option) any later version.
9 *
10 *  This library is distributed in the hope that it will be useful,
11 *  but WITHOUT ANY WARRANTY; without even the implied warranty of
12 *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
13 *  Lesser General Public License for more details.
14 *
15 *  You should have received a copy of the GNU Lesser General Public
16 *  License along with this library; if not, write to the Free Software
17 *  Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301  USA
18 */
19
20#include <CLRX/Config.h>
21#include <iostream>
22#include <stack>
23#include <deque>
24#include <vector>
25#include <utility>
26#include <unordered_set>
27#include <map>
28#include <set>
29#include <unordered_map>
30#include <algorithm>
31#include <CLRX/utils/Utilities.h>
32#include <CLRX/utils/Containers.h>
33#include <CLRX/amdasm/Assembler.h>
34#include "AsmInternals.h"
35#include "AsmRegAlloc.h"
36
37using namespace CLRX;
38
39#if ASMREGALLOC_DEBUGDUMP
40std::ostream& operator<<(std::ostream& os, const CLRX::BlockIndex& v)
41{
42    if (v.pass==0)
43        return os << v.index;
44    else
45        return os << v.index << "#" << v.pass;
46}
47#endif
48
49ISAUsageHandler::ISAUsageHandler(const std::vector<cxbyte>& _content) :
50            content(_content), lastOffset(0), readOffset(0), instrStructPos(0),
51            regUsagesPos(0), regUsages2Pos(0), regVarUsagesPos(0),
52            pushedArgs(0), argPos(0), argFlags(0), isNext(false), useRegMode(false)
53{ }
54
55ISAUsageHandler::~ISAUsageHandler()
56{ }
57
58void ISAUsageHandler::rewind()
59{
60    readOffset = instrStructPos = 0;
61    regUsagesPos = regUsages2Pos = regVarUsagesPos = 0;
62    useRegMode = false;
63    pushedArgs = 0;
64    skipBytesInInstrStruct();
65}
66
67void ISAUsageHandler::skipBytesInInstrStruct()
68{
69    // do not add instruction size if usereg (usereg immediately before instr regusages)
70    if ((instrStructPos != 0 || argPos != 0) && !useRegMode)
71        readOffset += defaultInstrSize;
72    argPos = 0;
73    for (;instrStructPos < instrStruct.size() &&
74        instrStruct[instrStructPos] > 0x80; instrStructPos++)
75        readOffset += (instrStruct[instrStructPos] & 0x7f);
76    isNext = (instrStructPos < instrStruct.size());
77}
78
79void ISAUsageHandler::putSpace(size_t offset)
80{
81    if (lastOffset != offset)
82    {
83        flush(); // flush before new instruction
84        // useReg immediately before instruction regusages
85        size_t defaultInstrSize = (!useRegMode ? this->defaultInstrSize : 0);
86        if (lastOffset > offset)
87            throw AsmException("Offset before previous instruction");
88        if (!instrStruct.empty() && offset - lastOffset < defaultInstrSize)
89            throw AsmException("Offset between previous instruction");
90        size_t toSkip = !instrStruct.empty() ? 
91                offset - lastOffset - defaultInstrSize : offset;
92        while (toSkip > 0)
93        {
94            size_t skipped = std::min(toSkip, size_t(0x7f));
95            instrStruct.push_back(skipped | 0x80);
96            toSkip -= skipped;
97        }
98        lastOffset = offset;
99        argFlags = 0;
100        pushedArgs = 0;
101    } 
102}
103
104void ISAUsageHandler::pushUsage(const AsmRegVarUsage& rvu)
105{
106    if (lastOffset == rvu.offset && useRegMode)
107        flush(); // only flush if useRegMode and no change in offset
108    else // otherwise
109        putSpace(rvu.offset);
110    useRegMode = false;
111    if (rvu.regVar != nullptr)
112    {
113        argFlags |= (1U<<pushedArgs);
114        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
115            rvu.rwFlags, rvu.align });
116    }
117    else // reg usages
118        regUsages.push_back({ rvu.regField,cxbyte(rvu.rwFlags |
119                    getRwFlags(rvu.regField, rvu.rstart, rvu.rend)) });
120    pushedArgs++;
121}
122
123void ISAUsageHandler::pushUseRegUsage(const AsmRegVarUsage& rvu)
124{
125    if (lastOffset == rvu.offset && !useRegMode)
126        flush(); // only flush if useRegMode and no change in offset
127    else // otherwise
128        putSpace(rvu.offset);
129    useRegMode = true;
130    if (pushedArgs == 0 || pushedArgs == 256)
131    {
132        argFlags = 0;
133        pushedArgs = 0;
134        instrStruct.push_back(0x80); // sign of regvarusage from usereg
135        instrStruct.push_back(0);
136    }
137    if (rvu.regVar != nullptr)
138    {
139        argFlags |= (1U<<(pushedArgs & 7));
140        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
141            rvu.rwFlags, rvu.align });
142    }
143    else // reg usages
144        regUsages2.push_back({ rvu.rstart, rvu.rend, rvu.rwFlags });
145    pushedArgs++;
146    if ((pushedArgs & 7) == 0) // just flush per 8 bit
147    {
148        instrStruct.push_back(argFlags);
149        instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
150        argFlags = 0;
151    }
152}
153
154void ISAUsageHandler::flush()
155{
156    if (pushedArgs != 0)
157    {
158        if (!useRegMode)
159        {
160            // normal regvarusages
161            instrStruct.push_back(argFlags);
162            if ((argFlags & (1U<<(pushedArgs-1))) != 0)
163                regVarUsages.back().rwFlags |= 0x80;
164            else // reg usages
165                regUsages.back().rwFlags |= 0x80;
166        }
167        else
168        {
169            // use reg regvarusages
170            if ((pushedArgs & 7) != 0) //if only not pushed args remains
171                instrStruct.push_back(argFlags);
172            instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
173        }
174    }
175}
176
177AsmRegVarUsage ISAUsageHandler::nextUsage()
178{
179    if (!isNext)
180        throw AsmException("No reg usage in this code");
181    AsmRegVarUsage rvu;
182    // get regvarusage
183    bool lastRegUsage = false;
184    rvu.offset = readOffset;
185    if (!useRegMode && instrStruct[instrStructPos] == 0x80)
186    {
187        // useRegMode (begin fetching useregs)
188        useRegMode = true;
189        argPos = 0;
190        instrStructPos++;
191        // pushedArgs - numer of useregs, 0 - 256 useregs
192        pushedArgs = instrStruct[instrStructPos++];
193        argFlags = instrStruct[instrStructPos];
194    }
195    rvu.useRegMode = useRegMode; // no ArgPos
196   
197    if ((instrStruct[instrStructPos] & (1U << (argPos&7))) != 0)
198    {
199        // regvar usage
200        const AsmRegVarUsageInt& inRVU = regVarUsages[regVarUsagesPos++];
201        rvu.regVar = inRVU.regVar;
202        rvu.rstart = inRVU.rstart;
203        rvu.rend = inRVU.rend;
204        rvu.regField = inRVU.regField;
205        rvu.rwFlags = inRVU.rwFlags & ASMRVU_ACCESS_MASK;
206        rvu.align = inRVU.align;
207        if (!useRegMode)
208            lastRegUsage = ((inRVU.rwFlags&0x80) != 0);
209    }
210    else if (!useRegMode)
211    {
212        // simple reg usage
213        const AsmRegUsageInt& inRU = regUsages[regUsagesPos++];
214        rvu.regVar = nullptr;
215        const std::pair<uint16_t, uint16_t> regPair =
216                    getRegPair(inRU.regField, inRU.rwFlags);
217        rvu.rstart = regPair.first;
218        rvu.rend = regPair.second;
219        rvu.rwFlags = (inRU.rwFlags & ASMRVU_ACCESS_MASK);
220        rvu.regField = inRU.regField;
221        rvu.align = 0;
222        lastRegUsage = ((inRU.rwFlags&0x80) != 0);
223    }
224    else
225    {
226        // use reg (simple reg usage, second structure)
227        const AsmRegUsage2Int& inRU = regUsages2[regUsages2Pos++];
228        rvu.regVar = nullptr;
229        rvu.rstart = inRU.rstart;
230        rvu.rend = inRU.rend;
231        rvu.rwFlags = inRU.rwFlags;
232        rvu.regField = ASMFIELD_NONE;
233        rvu.align = 0;
234    }
235    argPos++;
236    if (useRegMode)
237    {
238        // if inside useregs
239        if (argPos == (pushedArgs&0xff))
240        {
241            instrStructPos++; // end
242            skipBytesInInstrStruct();
243            useRegMode = false;
244        }
245        else if ((argPos & 7) == 0) // fetch new flag
246        {
247            instrStructPos++;
248            argFlags = instrStruct[instrStructPos];
249        }
250    }
251    // after instr
252    if (lastRegUsage)
253    {
254        instrStructPos++;
255        skipBytesInInstrStruct();
256    }
257    return rvu;
258}
259
260AsmRegAllocator::AsmRegAllocator(Assembler& _assembler) : assembler(_assembler)
261{ }
262
263AsmRegAllocator::AsmRegAllocator(Assembler& _assembler,
264        const std::vector<CodeBlock>& _codeBlocks, const SSAReplacesMap& _ssaReplacesMap)
265        : assembler(_assembler), codeBlocks(_codeBlocks), ssaReplacesMap(_ssaReplacesMap)
266{ }
267
268static inline bool codeBlockStartLess(const AsmRegAllocator::CodeBlock& c1,
269                  const AsmRegAllocator::CodeBlock& c2)
270{ return c1.start < c2.start; }
271
272static inline bool codeBlockEndLess(const AsmRegAllocator::CodeBlock& c1,
273                  const AsmRegAllocator::CodeBlock& c2)
274{ return c1.end < c2.end; }
275
276void AsmRegAllocator::createCodeStructure(const std::vector<AsmCodeFlowEntry>& codeFlow,
277             size_t codeSize, const cxbyte* code)
278{
279    ISAAssembler* isaAsm = assembler.isaAssembler;
280    if (codeSize == 0)
281        return;
282    std::vector<size_t> splits;
283    std::vector<size_t> codeStarts;
284    std::vector<size_t> codeEnds;
285    codeStarts.push_back(0);
286    codeEnds.push_back(codeSize);
287    for (const AsmCodeFlowEntry& entry: codeFlow)
288    {
289        size_t instrAfter = 0;
290        if (entry.type == AsmCodeFlowType::JUMP || entry.type == AsmCodeFlowType::CJUMP ||
291            entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::RETURN)
292            instrAfter = entry.offset + isaAsm->getInstructionSize(
293                        codeSize - entry.offset, code + entry.offset);
294       
295        switch(entry.type)
296        {
297            case AsmCodeFlowType::START:
298                codeStarts.push_back(entry.offset);
299                break;
300            case AsmCodeFlowType::END:
301                codeEnds.push_back(entry.offset);
302                break;
303            case AsmCodeFlowType::JUMP:
304                splits.push_back(entry.target);
305                codeEnds.push_back(instrAfter);
306                break;
307            case AsmCodeFlowType::CJUMP:
308                splits.push_back(entry.target);
309                splits.push_back(instrAfter);
310                break;
311            case AsmCodeFlowType::CALL:
312                splits.push_back(entry.target);
313                splits.push_back(instrAfter);
314                break;
315            case AsmCodeFlowType::RETURN:
316                codeEnds.push_back(instrAfter);
317                break;
318            default:
319                break;
320        }
321    }
322    std::sort(splits.begin(), splits.end());
323    splits.resize(std::unique(splits.begin(), splits.end()) - splits.begin());
324    std::sort(codeEnds.begin(), codeEnds.end());
325    codeEnds.resize(std::unique(codeEnds.begin(), codeEnds.end()) - codeEnds.begin());
326    // remove codeStarts between codeStart and codeEnd
327    size_t i = 0;
328    size_t ii = 0;
329    size_t ei = 0; // codeEnd i
330    while (i < codeStarts.size())
331    {
332        size_t end = (ei < codeEnds.size() ? codeEnds[ei] : SIZE_MAX);
333        if (ei < codeEnds.size())
334            ei++;
335        codeStarts[ii++] = codeStarts[i];
336        // skip codeStart to end
337        for (i++ ;i < codeStarts.size() && codeStarts[i] < end; i++);
338    }
339    codeStarts.resize(ii);
340    // add next codeStarts
341    auto splitIt = splits.begin();
342    for (size_t codeEnd: codeEnds)
343    {
344        auto it = std::lower_bound(splitIt, splits.end(), codeEnd);
345        if (it != splits.end())
346        {
347            codeStarts.push_back(*it);
348            splitIt = it;
349        }
350        else // if end
351            break;
352    }
353   
354    std::sort(codeStarts.begin(), codeStarts.end());
355    codeStarts.resize(std::unique(codeStarts.begin(), codeStarts.end()) -
356                codeStarts.begin());
357    // divide to blocks
358    splitIt = splits.begin();
359    for (size_t codeStart: codeStarts)
360    {
361        size_t codeEnd = *std::upper_bound(codeEnds.begin(), codeEnds.end(), codeStart);
362        splitIt = std::lower_bound(splitIt, splits.end(), codeStart);
363       
364        if (splitIt != splits.end() && *splitIt==codeStart)
365            ++splitIt; // skip split in codeStart
366       
367        for (size_t start = codeStart; start < codeEnd; )
368        {
369            size_t end = codeEnd;
370            if (splitIt != splits.end())
371            {
372                end = std::min(end, *splitIt);
373                ++splitIt;
374            }
375            codeBlocks.push_back({ start, end, { }, false, false, false });
376            start = end;
377        }
378    }
379    // force empty block at end if some jumps goes to its
380    if (!codeEnds.empty() && !codeStarts.empty() && !splits.empty() &&
381        codeStarts.back()==codeEnds.back() && codeStarts.back() == splits.back())
382        codeBlocks.push_back({ codeStarts.back(), codeStarts.back(), { },
383                             false, false, false });
384   
385    // construct flow-graph
386    for (const AsmCodeFlowEntry& entry: codeFlow)
387        if (entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::JUMP ||
388            entry.type == AsmCodeFlowType::CJUMP || entry.type == AsmCodeFlowType::RETURN)
389        {
390            std::vector<CodeBlock>::iterator it;
391            size_t instrAfter = entry.offset + isaAsm->getInstructionSize(
392                        codeSize - entry.offset, code + entry.offset);
393           
394            if (entry.type != AsmCodeFlowType::RETURN)
395                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
396                        CodeBlock{ entry.target }, codeBlockStartLess);
397            else // return
398            {
399                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
400                        CodeBlock{ 0, instrAfter }, codeBlockEndLess);
401                // if block have return
402                if (it != codeBlocks.end())
403                    it->haveEnd = it->haveReturn = true;
404                continue;
405            }
406           
407            if (it == codeBlocks.end())
408                continue; // error!
409            auto it2 = std::lower_bound(codeBlocks.begin(), codeBlocks.end(),
410                    CodeBlock{ instrAfter }, codeBlockStartLess);
411            auto curIt = it2;
412            --curIt;
413           
414            curIt->nexts.push_back({ size_t(it - codeBlocks.begin()),
415                        entry.type == AsmCodeFlowType::CALL });
416            curIt->haveCalls |= entry.type == AsmCodeFlowType::CALL;
417            if (entry.type == AsmCodeFlowType::CJUMP ||
418                 entry.type == AsmCodeFlowType::CALL)
419            {
420                curIt->haveEnd = false; // revert haveEnd if block have cond jump or call
421                if (it2 != codeBlocks.end() && entry.type == AsmCodeFlowType::CJUMP)
422                    // add next next block (only for cond jump)
423                    curIt->nexts.push_back({ size_t(it2 - codeBlocks.begin()), false });
424            }
425            else if (entry.type == AsmCodeFlowType::JUMP)
426                curIt->haveEnd = true; // set end
427        }
428    // force haveEnd for block with cf_end
429    for (const AsmCodeFlowEntry& entry: codeFlow)
430        if (entry.type == AsmCodeFlowType::END)
431        {
432            auto it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
433                    CodeBlock{ 0, entry.offset }, codeBlockEndLess);
434            if (it != codeBlocks.end())
435                it->haveEnd = true;
436        }
437   
438    if (!codeBlocks.empty()) // always set haveEnd to last block
439        codeBlocks.back().haveEnd = true;
440   
441    // reduce nexts
442    for (CodeBlock& block: codeBlocks)
443    {
444        // first non-call nexts, for correct resolving SSA conflicts
445        std::sort(block.nexts.begin(), block.nexts.end(),
446                  [](const NextBlock& n1, const NextBlock& n2)
447                  { return int(n1.isCall)<int(n2.isCall) ||
448                      (n1.isCall == n2.isCall && n1.block < n2.block); });
449        auto it = std::unique(block.nexts.begin(), block.nexts.end(),
450                  [](const NextBlock& n1, const NextBlock& n2)
451                  { return n1.block == n2.block && n1.isCall == n2.isCall; });
452        block.nexts.resize(it - block.nexts.begin());
453    }
454}
455
456
457void AsmRegAllocator::applySSAReplaces()
458{
459    /* prepare SSA id replaces */
460    struct MinSSAGraphNode
461    {
462        size_t minSSAId;
463        bool visited;
464        std::unordered_set<size_t> nexts;
465        MinSSAGraphNode() : minSSAId(SIZE_MAX), visited(false)
466        { }
467    };
468   
469    typedef std::map<size_t, MinSSAGraphNode, std::greater<size_t> > SSAGraphNodesMap;
470   
471    struct MinSSAGraphStackEntry
472    {
473        SSAGraphNodesMap::iterator nodeIt;
474        std::unordered_set<size_t>::const_iterator nextIt;
475        size_t minSSAId;
476       
477        MinSSAGraphStackEntry(
478                SSAGraphNodesMap::iterator _nodeIt,
479                std::unordered_set<size_t>::const_iterator _nextIt,
480                size_t _minSSAId = SIZE_MAX)
481                : nodeIt(_nodeIt), nextIt(_nextIt), minSSAId(_minSSAId)
482        { }
483    };
484   
485    for (auto& entry: ssaReplacesMap)
486    {
487        ARDOut << "SSAReplace: " << entry.first.regVar << "." << entry.first.index << "\n";
488        VectorSet<SSAReplace>& replaces = entry.second;
489        std::sort(replaces.begin(), replaces.end(), std::greater<SSAReplace>());
490        replaces.resize(std::unique(replaces.begin(), replaces.end()) - replaces.begin());
491        VectorSet<SSAReplace> newReplaces;
492       
493        SSAGraphNodesMap ssaGraphNodes;
494       
495        auto it = replaces.begin();
496        while (it != replaces.end())
497        {
498            auto itEnd = std::upper_bound(it, replaces.end(),
499                    std::make_pair(it->first, size_t(0)), std::greater<SSAReplace>());
500            {
501                auto itLast = itEnd;
502                --itLast;
503                MinSSAGraphNode& node = ssaGraphNodes[it->first];
504                node.minSSAId = std::min(node.minSSAId, itLast->second);
505                for (auto it2 = it; it2 != itEnd; ++it2)
506                {
507                    node.nexts.insert(it2->second);
508                    ssaGraphNodes.insert({ it2->second, MinSSAGraphNode() });
509                }
510            }
511            it = itEnd;
512        }
513        /*for (const auto& v: ssaGraphNodes)
514            ARDOut << "  SSANode: " << v.first << ":" << &v.second << " minSSAID: " <<
515                            v.second.minSSAId << std::endl;*/
516        // propagate min value
517        std::stack<MinSSAGraphStackEntry> minSSAStack;
518       
519        // initialize parents and new nexts
520        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
521                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
522        {
523            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
524            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
525            // traverse with minimalize SSA id
526            while (!minSSAStack.empty())
527            {
528                MinSSAGraphStackEntry& entry = minSSAStack.top();
529                MinSSAGraphNode& node = entry.nodeIt->second;
530                bool toPop = false;
531                if (entry.nextIt == node.nexts.begin())
532                {
533                    toPop = node.visited;
534                    node.visited = true;
535                }
536                if (!toPop && entry.nextIt != node.nexts.end())
537                {
538                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
539                    if (nodeIt != ssaGraphNodes.end())
540                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
541                                    size_t(0) });
542                    ++entry.nextIt;
543                }
544                else
545                {
546                    minSSAStack.pop();
547                    if (!minSSAStack.empty())
548                        node.nexts.insert(minSSAStack.top().nodeIt->first);
549                }
550            }
551           
552            // skip visited nodes
553            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
554                if (!ssaGraphNodeIt->second.visited)
555                    break;
556        }
557       
558        /*for (const auto& v: ssaGraphNodes)
559        {
560            ARDOut << "  Nexts: " << v.first << ":" << &v.second << " nexts:";
561            for (size_t p: v.second.nexts)
562                ARDOut << " " << p;
563            ARDOut << "\n";
564        }*/
565       
566        for (auto& entry: ssaGraphNodes)
567            entry.second.visited = false;
568       
569        std::vector<MinSSAGraphNode*> toClear; // nodes to clear
570       
571        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
572                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
573        {
574            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
575            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
576            // traverse with minimalize SSA id
577            while (!minSSAStack.empty())
578            {
579                MinSSAGraphStackEntry& entry = minSSAStack.top();
580                MinSSAGraphNode& node = entry.nodeIt->second;
581                bool toPop = false;
582                if (entry.nextIt == node.nexts.begin())
583                {
584                    toPop = node.visited;
585                    if (!node.visited)
586                        // this flag visited for this node will be clear after this pass
587                        toClear.push_back(&node);
588                    node.visited = true;
589                }
590               
591                // try to children only all parents are visited and if parent has children
592                if (!toPop && entry.nextIt != node.nexts.end())
593                {
594                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
595                    if (nodeIt != ssaGraphNodes.end())
596                    {
597                        ARDOut << "  Node: " <<
598                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
599                                node.minSSAId << " to " <<
600                                nodeIt->first << ":" << &(nodeIt->second) <<
601                                " minSSAId: " << nodeIt->second.minSSAId << "\n";
602                        nodeIt->second.minSSAId =
603                                std::min(nodeIt->second.minSSAId, node.minSSAId);
604                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
605                                nodeIt->second.minSSAId });
606                    }
607                    ++entry.nextIt;
608                }
609                else
610                {
611                    node.minSSAId = std::min(node.minSSAId, entry.minSSAId);
612                    ARDOut << "    Node: " <<
613                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
614                                node.minSSAId << "\n";
615                    minSSAStack.pop();
616                    if (!minSSAStack.empty())
617                    {
618                        MinSSAGraphStackEntry& pentry = minSSAStack.top();
619                        pentry.minSSAId = std::min(pentry.minSSAId, node.minSSAId);
620                    }
621                }
622            }
623           
624            const size_t minSSAId = ssaGraphNodeIt->second.minSSAId;
625           
626            // skip visited nodes
627            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
628                if (!ssaGraphNodeIt->second.visited)
629                    break;
630            // zeroing visited
631            for (MinSSAGraphNode* node: toClear)
632            {
633                node->minSSAId = minSSAId; // fill up by minSSAId
634                node->visited = false;
635            }
636            toClear.clear();
637        }
638       
639        for (const auto& entry: ssaGraphNodes)
640            newReplaces.push_back({ entry.first, entry.second.minSSAId });
641       
642        std::sort(newReplaces.begin(), newReplaces.end());
643        entry.second = newReplaces;
644    }
645   
646    /* apply SSA id replaces */
647    for (CodeBlock& cblock: codeBlocks)
648        for (auto& ssaEntry: cblock.ssaInfoMap)
649        {
650            auto it = ssaReplacesMap.find(ssaEntry.first);
651            if (it == ssaReplacesMap.end())
652                continue;
653            SSAInfo& sinfo = ssaEntry.second;
654            VectorSet<SSAReplace>& replaces = it->second;
655            if (sinfo.readBeforeWrite)
656            {
657                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
658                                 ssaEntry.second.ssaIdBefore);
659                if (rit != replaces.end())
660                    sinfo.ssaIdBefore = rit->second; // replace
661            }
662            if (sinfo.ssaIdFirst != SIZE_MAX)
663            {
664                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
665                                 ssaEntry.second.ssaIdFirst);
666                if (rit != replaces.end())
667                    sinfo.ssaIdFirst = rit->second; // replace
668            }
669            if (sinfo.ssaIdLast != SIZE_MAX)
670            {
671                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
672                                 ssaEntry.second.ssaIdLast);
673                if (rit != replaces.end())
674                    sinfo.ssaIdLast = rit->second; // replace
675            }
676        }
677}
678
679static cxuint getRegType(size_t regTypesNum, const cxuint* regRanges,
680            const AsmSingleVReg& svreg)
681{
682    cxuint regType; // regtype
683    if (svreg.regVar!=nullptr)
684        regType = svreg.regVar->type;
685    else
686        for (regType = 0; regType < regTypesNum; regType++)
687            if (svreg.index >= regRanges[regType<<1] &&
688                svreg.index < regRanges[(regType<<1)+1])
689                break;
690    return regType;
691}
692
693static Liveness& getLiveness(const AsmSingleVReg& svreg, size_t ssaIdIdx,
694        const AsmRegAllocator::SSAInfo& ssaInfo, std::vector<Liveness>* livenesses,
695        const VarIndexMap* vregIndexMaps, size_t regTypesNum, const cxuint* regRanges)
696{
697    size_t ssaId;
698    if (svreg.regVar==nullptr)
699        ssaId = 0;
700    else if (ssaIdIdx==0)
701        ssaId = ssaInfo.ssaIdBefore;
702    else if (ssaIdIdx==1)
703        ssaId = ssaInfo.ssaIdFirst;
704    else if (ssaIdIdx<ssaInfo.ssaIdChange)
705        ssaId = ssaInfo.ssaId + ssaIdIdx-1;
706    else // last
707        ssaId = ssaInfo.ssaIdLast;
708   
709    cxuint regType = getRegType(regTypesNum, regRanges, svreg); // regtype
710    const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
711    const std::vector<size_t>& ssaIdIndices =
712                vregIndexMap.find(svreg)->second;
713    return livenesses[regType][ssaIdIndices[ssaId]];
714}
715
716typedef std::deque<FlowStackEntry3>::const_iterator FlowStackCIter;
717
718struct CLRX_INTERNAL VRegLastPos
719{
720    size_t ssaId; // last SSA id
721    std::vector<FlowStackCIter> blockChain; // subsequent blocks that changes SSAId
722};
723
724/* TODO: add handling calls
725 * handle many start points in this code (for example many kernel's in same code)
726 * replace sets by vector, and sort and remove same values on demand
727 */
728
729typedef std::unordered_map<AsmSingleVReg, VRegLastPos> LastVRegMap;
730
731static void putCrossBlockLivenesses(const std::deque<FlowStackEntry3>& flowStack,
732        const std::vector<CodeBlock>& codeBlocks,
733        const Array<size_t>& codeBlockLiveTimes, const LastVRegMap& lastVRegMap,
734        std::vector<Liveness>* livenesses, const VarIndexMap* vregIndexMaps,
735        size_t regTypesNum, const cxuint* regRanges)
736{
737    const CodeBlock& cblock = codeBlocks[flowStack.back().blockIndex];
738    for (const auto& entry: cblock.ssaInfoMap)
739        if (entry.second.readBeforeWrite)
740        {
741            // find last
742            auto lvrit = lastVRegMap.find(entry.first);
743            if (lvrit == lastVRegMap.end())
744                continue; // not found
745            const VRegLastPos& lastPos = lvrit->second;
746            FlowStackCIter flit = lastPos.blockChain.back();
747            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
748            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
749            const std::vector<size_t>& ssaIdIndices =
750                        vregIndexMap.find(entry.first)->second;
751            Liveness& lv = livenesses[regType][ssaIdIndices[entry.second.ssaIdBefore]];
752            FlowStackCIter flitEnd = flowStack.end();
753            --flitEnd; // before last element
754            // insert live time to last seen position
755            const CodeBlock& lastBlk = codeBlocks[flit->blockIndex];
756            size_t toLiveCvt = codeBlockLiveTimes[flit->blockIndex] - lastBlk.start;
757            lv.insert(lastBlk.ssaInfoMap.find(entry.first)->second.lastPos + toLiveCvt,
758                    toLiveCvt + lastBlk.end);
759            for (++flit; flit != flitEnd; ++flit)
760            {
761                const CodeBlock& cblock = codeBlocks[flit->blockIndex];
762                size_t blockLiveTime = codeBlockLiveTimes[flit->blockIndex];
763                lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
764            }
765        }
766}
767
768static void putCrossBlockForLoop(const std::deque<FlowStackEntry3>& flowStack,
769        const std::vector<CodeBlock>& codeBlocks,
770        const Array<size_t>& codeBlockLiveTimes,
771        std::vector<Liveness>* livenesses, const VarIndexMap* vregIndexMaps,
772        size_t regTypesNum, const cxuint* regRanges)
773{
774    auto flitStart = flowStack.end();
775    --flitStart;
776    size_t curBlock = flitStart->blockIndex;
777    // find step in way
778    while (flitStart->blockIndex != curBlock) --flitStart;
779    auto flitEnd = flowStack.end();
780    --flitEnd;
781    std::unordered_map<AsmSingleVReg, std::pair<size_t, size_t> > varMap;
782   
783    // collect var to check
784    size_t flowPos = 0;
785    for (auto flit = flitStart; flit != flitEnd; ++flit, flowPos++)
786    {
787        const CodeBlock& cblock = codeBlocks[flit->blockIndex];
788        for (const auto& entry: cblock.ssaInfoMap)
789        {
790            const SSAInfo& sinfo = entry.second;
791            size_t lastSSAId = (sinfo.ssaIdChange != 0) ? sinfo.ssaIdLast :
792                    (sinfo.readBeforeWrite) ? sinfo.ssaIdBefore : 0;
793            varMap[entry.first] = { lastSSAId, flowPos };
794        }
795    }
796    // find connections
797    flowPos = 0;
798    for (auto flit = flitStart; flit != flitEnd; ++flit, flowPos++)
799    {
800        const CodeBlock& cblock = codeBlocks[flit->blockIndex];
801        for (const auto& entry: cblock.ssaInfoMap)
802        {
803            const SSAInfo& sinfo = entry.second;
804            auto varMapIt = varMap.find(entry.first);
805            if (!sinfo.readBeforeWrite || varMapIt == varMap.end() ||
806                flowPos > varMapIt->second.second ||
807                sinfo.ssaIdBefore != varMapIt->second.first)
808                continue;
809            // just connect
810           
811            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
812            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
813            const std::vector<size_t>& ssaIdIndices =
814                        vregIndexMap.find(entry.first)->second;
815            Liveness& lv = livenesses[regType][ssaIdIndices[entry.second.ssaIdBefore]];
816           
817            if (flowPos == varMapIt->second.second)
818            {
819                // fill whole loop
820                for (auto flit2 = flitStart; flit != flitEnd; ++flit)
821                {
822                    const CodeBlock& cblock = codeBlocks[flit2->blockIndex];
823                    size_t blockLiveTime = codeBlockLiveTimes[flit2->blockIndex];
824                    lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
825                }
826                continue;
827            }
828           
829            size_t flowPos2 = 0;
830            for (auto flit2 = flitStart; flowPos2 < flowPos; ++flit2, flowPos++)
831            {
832                const CodeBlock& cblock = codeBlocks[flit2->blockIndex];
833                size_t blockLiveTime = codeBlockLiveTimes[flit2->blockIndex];
834                lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
835            }
836            // insert liveness for last block in loop of last SSAId (prev round)
837            auto flit2 = flitStart + flowPos;
838            const CodeBlock& firstBlk = codeBlocks[flit2->blockIndex];
839            size_t toLiveCvt = codeBlockLiveTimes[flit2->blockIndex] - firstBlk.start;
840            lv.insert(codeBlockLiveTimes[flit2->blockIndex],
841                    firstBlk.ssaInfoMap.find(entry.first)->second.firstPos + toLiveCvt);
842            // insert liveness for first block in loop of last SSAId
843            flit2 = flitStart + (varMapIt->second.second+1);
844            const CodeBlock& lastBlk = codeBlocks[flit2->blockIndex];
845            toLiveCvt = codeBlockLiveTimes[flit2->blockIndex] - lastBlk.start;
846            lv.insert(lastBlk.ssaInfoMap.find(entry.first)->second.lastPos + toLiveCvt,
847                    toLiveCvt + lastBlk.end);
848            // fill up loop end
849            for (++flit2; flit2 != flitEnd; ++flit2)
850            {
851                const CodeBlock& cblock = codeBlocks[flit2->blockIndex];
852                size_t blockLiveTime = codeBlockLiveTimes[flit2->blockIndex];
853                lv.insert(blockLiveTime, cblock.end-cblock.start + blockLiveTime);
854            }
855        }
856    }
857}
858
859struct LiveBlock
860{
861    size_t start;
862    size_t end;
863    size_t vidx;
864   
865    bool operator==(const LiveBlock& b) const
866    { return start==b.start && end==b.end && vidx==b.vidx; }
867   
868    bool operator<(const LiveBlock& b) const
869    { return start<b.start || (start==b.start &&
870            (end<b.end || (end==b.end && vidx<b.vidx))); }
871};
872
873typedef AsmRegAllocator::LinearDep LinearDep;
874typedef AsmRegAllocator::EqualToDep EqualToDep;
875typedef std::unordered_map<size_t, LinearDep> LinearDepMap;
876typedef std::unordered_map<size_t, EqualToDep> EqualToDepMap;
877
878static void addUsageDeps(const cxbyte* ldeps, const cxbyte* edeps, cxuint rvusNum,
879            const AsmRegVarUsage* rvus, LinearDepMap* ldepsOut,
880            EqualToDepMap* edepsOut, const VarIndexMap* vregIndexMaps,
881            const std::unordered_map<AsmSingleVReg, size_t>& ssaIdIdxMap,
882            size_t regTypesNum, const cxuint* regRanges)
883{
884    // add linear deps
885    cxuint count = ldeps[0];
886    cxuint pos = 1;
887    cxbyte rvuAdded = 0;
888    for (cxuint i = 0; i < count; i++)
889    {
890        cxuint ccount = ldeps[pos++];
891        std::vector<size_t> vidxes;
892        cxuint regType = UINT_MAX;
893        cxbyte align = rvus[ldeps[pos]].align;
894        for (cxuint j = 0; j < ccount; j++)
895        {
896            rvuAdded |= 1U<<ldeps[pos];
897            const AsmRegVarUsage& rvu = rvus[ldeps[pos++]];
898            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
899            {
900                AsmSingleVReg svreg = {rvu.regVar, k};
901                auto sit = ssaIdIdxMap.find(svreg);
902                if (regType==UINT_MAX)
903                    regType = getRegType(regTypesNum, regRanges, svreg);
904                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
905                const std::vector<size_t>& ssaIdIndices =
906                            vregIndexMap.find(svreg)->second;
907                // push variable index
908                vidxes.push_back(ssaIdIndices[sit->second]);
909            }
910        }
911        ldepsOut[regType][vidxes[0]].align = align;
912        for (size_t k = 1; k < vidxes.size(); k++)
913        {
914            ldepsOut[regType][vidxes[k-1]].nextVidxes.push_back(vidxes[k]);
915            ldepsOut[regType][vidxes[k]].prevVidxes.push_back(vidxes[k-1]);
916        }
917    }
918    // add single arg linear dependencies
919    for (cxuint i = 0; i < rvusNum; i++)
920        if ((rvuAdded & (1U<<i)) == 0 && rvus[i].rstart+1<rvus[i].rend)
921        {
922            const AsmRegVarUsage& rvu = rvus[i];
923            std::vector<size_t> vidxes;
924            cxuint regType = UINT_MAX;
925            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
926            {
927                AsmSingleVReg svreg = {rvu.regVar, k};
928                auto sit = ssaIdIdxMap.find(svreg);
929                if (regType==UINT_MAX)
930                    regType = getRegType(regTypesNum, regRanges, svreg);
931                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
932                const std::vector<size_t>& ssaIdIndices =
933                            vregIndexMap.find(svreg)->second;
934                // push variable index
935                vidxes.push_back(ssaIdIndices[sit->second]);
936            }
937            for (size_t j = 1; j < vidxes.size(); j++)
938            {
939                ldepsOut[regType][vidxes[j-1]].nextVidxes.push_back(vidxes[j]);
940                ldepsOut[regType][vidxes[j]].prevVidxes.push_back(vidxes[j-1]);
941            }
942        }
943       
944    /* equalTo dependencies */
945    count = edeps[0];
946    pos = 1;
947    for (cxuint i = 0; i < count; i++)
948    {
949        cxuint ccount = edeps[pos++];
950        std::vector<size_t> vidxes;
951        cxuint regType = UINT_MAX;
952        for (cxuint j = 0; j < ccount; j++)
953        {
954            const AsmRegVarUsage& rvu = rvus[edeps[pos++]];
955            // only one register should be set for equalTo depencencies
956            // other registers in range will be resolved by linear dependencies
957            AsmSingleVReg svreg = {rvu.regVar, rvu.rstart};
958            auto sit = ssaIdIdxMap.find(svreg);
959            if (regType==UINT_MAX)
960                regType = getRegType(regTypesNum, regRanges, svreg);
961            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
962            const std::vector<size_t>& ssaIdIndices =
963                        vregIndexMap.find(svreg)->second;
964            // push variable index
965            vidxes.push_back(ssaIdIndices[sit->second]);
966        }
967        for (size_t j = 1; j < vidxes.size(); j++)
968        {
969            edepsOut[regType][vidxes[j-1]].nextVidxes.push_back(vidxes[j]);
970            edepsOut[regType][vidxes[j]].prevVidxes.push_back(vidxes[j-1]);
971        }
972    }
973}
974
975typedef std::unordered_map<size_t, EqualToDep>::const_iterator EqualToDepMapCIter;
976
977struct EqualStackEntry
978{
979    EqualToDepMapCIter etoDepIt;
980    size_t nextIdx; // over nextVidxes size, then prevVidxes[nextIdx-nextVidxes.size()]
981};
982
983void AsmRegAllocator::createInterferenceGraph(ISAUsageHandler& usageHandler)
984{
985    // construct var index maps
986    size_t graphVregsCounts[MAX_REGTYPES_NUM];
987    std::fill(graphVregsCounts, graphVregsCounts+regTypesNum, 0);
988    cxuint regRanges[MAX_REGTYPES_NUM*2];
989    size_t regTypesNum;
990    assembler.isaAssembler->getRegisterRanges(regTypesNum, regRanges);
991   
992    for (const CodeBlock& cblock: codeBlocks)
993        for (const auto& entry: cblock.ssaInfoMap)
994        {
995            const SSAInfo& sinfo = entry.second;
996            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
997            VarIndexMap& vregIndices = vregIndexMaps[regType];
998            size_t& graphVregsCount = graphVregsCounts[regType];
999            std::vector<size_t>& ssaIdIndices = vregIndices[entry.first];
1000            size_t ssaIdCount = 0;
1001            if (sinfo.readBeforeWrite)
1002                ssaIdCount = sinfo.ssaIdBefore+1;
1003            if (sinfo.ssaIdChange!=0)
1004            {
1005                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdLast+1);
1006                ssaIdCount = std::max(ssaIdCount, sinfo.ssaId+sinfo.ssaIdChange-1);
1007                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdFirst+1);
1008            }
1009            if (ssaIdIndices.size() < ssaIdCount)
1010                ssaIdIndices.resize(ssaIdCount, SIZE_MAX);
1011           
1012            if (sinfo.readBeforeWrite)
1013            {
1014                if (ssaIdIndices[sinfo.ssaIdBefore] == SIZE_MAX)
1015                    ssaIdIndices[sinfo.ssaIdBefore] = graphVregsCount++;
1016            }
1017            if (sinfo.ssaIdChange!=0)
1018            {
1019                // fill up ssaIdIndices (with graph Ids)
1020                if (ssaIdIndices[sinfo.ssaIdFirst] == SIZE_MAX)
1021                    ssaIdIndices[sinfo.ssaIdFirst] = graphVregsCount++;
1022                for (size_t ssaId = sinfo.ssaId+1;
1023                        ssaId < sinfo.ssaId+sinfo.ssaIdChange-1; ssaId++)
1024                    ssaIdIndices[ssaId] = graphVregsCount++;
1025                if (ssaIdIndices[sinfo.ssaIdLast] == SIZE_MAX)
1026                    ssaIdIndices[sinfo.ssaIdLast] = graphVregsCount++;
1027            }
1028        }
1029   
1030    // construct vreg liveness
1031    std::deque<FlowStackEntry3> flowStack;
1032    std::vector<bool> visited(codeBlocks.size(), false);
1033    // hold last vreg ssaId and position
1034    LastVRegMap lastVRegMap;
1035    // hold start live time position for every code block
1036    Array<size_t> codeBlockLiveTimes(codeBlocks.size());
1037    std::unordered_set<size_t> blockInWay;
1038   
1039    std::vector<Liveness> livenesses[MAX_REGTYPES_NUM];
1040   
1041    for (size_t i = 0; i < regTypesNum; i++)
1042        livenesses[i].resize(graphVregsCounts[i]);
1043   
1044    size_t curLiveTime = 0;
1045   
1046    while (!flowStack.empty())
1047    {
1048        FlowStackEntry3& entry = flowStack.back();
1049        CodeBlock& cblock = codeBlocks[entry.blockIndex];
1050       
1051        if (entry.nextIndex == 0)
1052        {
1053            // process current block
1054            if (!blockInWay.insert(entry.blockIndex).second)
1055            {
1056                // if loop
1057                putCrossBlockForLoop(flowStack, codeBlocks, codeBlockLiveTimes, 
1058                        livenesses, vregIndexMaps, regTypesNum, regRanges);
1059                flowStack.pop_back();
1060                continue;
1061            }
1062           
1063            codeBlockLiveTimes[entry.blockIndex] = curLiveTime;
1064            putCrossBlockLivenesses(flowStack, codeBlocks, codeBlockLiveTimes, 
1065                    lastVRegMap, livenesses, vregIndexMaps, regTypesNum, regRanges);
1066           
1067            for (const auto& sentry: cblock.ssaInfoMap)
1068            {
1069                const SSAInfo& sinfo = sentry.second;
1070                // update
1071                size_t lastSSAId =  (sinfo.ssaIdChange != 0) ? sinfo.ssaIdLast :
1072                        (sinfo.readBeforeWrite) ? sinfo.ssaIdBefore : 0;
1073                FlowStackCIter flit = flowStack.end();
1074                --flit; // to last position
1075                auto res = lastVRegMap.insert({ sentry.first, 
1076                            { lastSSAId, { flit } } });
1077                if (!res.second) // if not first seen, just update
1078                {
1079                    // update last
1080                    res.first->second.ssaId = lastSSAId;
1081                    res.first->second.blockChain.push_back(flit);
1082                }
1083            }
1084           
1085            size_t curBlockLiveEnd = cblock.end - cblock.start + curLiveTime;
1086            if (!visited[entry.blockIndex])
1087            {
1088                visited[entry.blockIndex] = true;
1089                std::unordered_map<AsmSingleVReg, size_t> ssaIdIdxMap;
1090                AsmRegVarUsage instrRVUs[8];
1091                cxuint instrRVUsCount = 0;
1092               
1093                size_t oldOffset = cblock.usagePos.readOffset;
1094                std::vector<AsmSingleVReg> readSVRegs;
1095                std::vector<AsmSingleVReg> writtenSVRegs;
1096               
1097                usageHandler.setReadPos(cblock.usagePos);
1098                // register in liveness
1099                while (true)
1100                {
1101                    AsmRegVarUsage rvu = { 0U, nullptr, 0U, 0U };
1102                    size_t liveTimeNext = curBlockLiveEnd;
1103                    if (usageHandler.hasNext())
1104                    {
1105                        rvu = usageHandler.nextUsage();
1106                        if (rvu.offset >= cblock.end)
1107                            break;
1108                        if (!rvu.useRegMode)
1109                            instrRVUs[instrRVUsCount++] = rvu;
1110                        liveTimeNext = std::min(rvu.offset, cblock.end) -
1111                                cblock.start + curLiveTime;
1112                    }
1113                    size_t liveTime = oldOffset - cblock.start + curLiveTime;
1114                    if (!usageHandler.hasNext() || rvu.offset >= oldOffset)
1115                    {
1116                        // apply to liveness
1117                        for (AsmSingleVReg svreg: readSVRegs)
1118                        {
1119                            Liveness& lv = getLiveness(svreg, ssaIdIdxMap[svreg],
1120                                    cblock.ssaInfoMap.find(svreg)->second,
1121                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1122                            if (!lv.l.empty() && (--lv.l.end())->first < curLiveTime)
1123                                lv.newRegion(curLiveTime); // begin region from this block
1124                            lv.expand(liveTime);
1125                        }
1126                        for (AsmSingleVReg svreg: writtenSVRegs)
1127                        {
1128                            size_t& ssaIdIdx = ssaIdIdxMap[svreg];
1129                            ssaIdIdx++;
1130                            SSAInfo& sinfo = cblock.ssaInfoMap.find(svreg)->second;
1131                            Liveness& lv = getLiveness(svreg, ssaIdIdx, sinfo,
1132                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1133                            if (liveTimeNext != curBlockLiveEnd)
1134                                // because live after this instr
1135                                lv.newRegion(liveTimeNext);
1136                            sinfo.lastPos = liveTimeNext - curLiveTime + cblock.start;
1137                        }
1138                        // get linear deps and equal to
1139                        cxbyte lDeps[16];
1140                        cxbyte eDeps[16];
1141                        usageHandler.getUsageDependencies(instrRVUsCount, instrRVUs,
1142                                        lDeps, eDeps);
1143                       
1144                        addUsageDeps(lDeps, eDeps, instrRVUsCount, instrRVUs,
1145                                linearDepMaps, equalToDepMaps, vregIndexMaps, ssaIdIdxMap,
1146                                regTypesNum, regRanges);
1147                       
1148                        readSVRegs.clear();
1149                        writtenSVRegs.clear();
1150                        if (!usageHandler.hasNext())
1151                            break; // end
1152                        oldOffset = rvu.offset;
1153                        instrRVUsCount = 0;
1154                    }
1155                    if (rvu.offset >= cblock.end)
1156                        break;
1157                   
1158                    for (uint16_t rindex = rvu.rstart; rindex < rvu.rend; rindex++)
1159                    {
1160                        // per register/singlvreg
1161                        AsmSingleVReg svreg{ rvu.regVar, rindex };
1162                        if (rvu.rwFlags == ASMRVU_WRITE && rvu.regField == ASMFIELD_NONE)
1163                            writtenSVRegs.push_back(svreg);
1164                        else // read or treat as reading // expand previous region
1165                            readSVRegs.push_back(svreg);
1166                    }
1167                }
1168                curLiveTime += cblock.end-cblock.start;
1169            }
1170            else
1171            {
1172                // back, already visited
1173                flowStack.pop_back();
1174                continue;
1175            }
1176        }
1177        if (entry.nextIndex < cblock.nexts.size())
1178        {
1179            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1180            entry.nextIndex++;
1181        }
1182        else if (entry.nextIndex==0 && cblock.nexts.empty() && !cblock.haveEnd)
1183        {
1184            flowStack.push_back({ entry.blockIndex+1, 0 });
1185            entry.nextIndex++;
1186        }
1187        else // back
1188        {
1189            // revert lastSSAIdMap
1190            blockInWay.erase(entry.blockIndex);
1191            flowStack.pop_back();
1192            if (!flowStack.empty())
1193            {
1194                for (const auto& sentry: cblock.ssaInfoMap)
1195                {
1196                    auto lvrit = lastVRegMap.find(sentry.first);
1197                    if (lvrit != lastVRegMap.end())
1198                    {
1199                        VRegLastPos& lastPos = lvrit->second;
1200                        lastPos.ssaId = sentry.second.ssaIdBefore;
1201                        lastPos.blockChain.pop_back();
1202                        if (lastPos.blockChain.empty()) // just remove from lastVRegs
1203                            lastVRegMap.erase(lvrit);
1204                    }
1205                }
1206            }
1207        }
1208    }
1209   
1210    /// construct liveBlockMaps
1211    std::set<LiveBlock> liveBlockMaps[MAX_REGTYPES_NUM];
1212    for (size_t regType = 0; regType < regTypesNum; regType++)
1213    {
1214        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1215        std::vector<Liveness>& liveness = livenesses[regType];
1216        for (size_t li = 0; li < liveness.size(); li++)
1217        {
1218            Liveness& lv = liveness[li];
1219            for (const std::pair<size_t, size_t>& blk: lv.l)
1220                if (blk.first != blk.second)
1221                    liveBlockMap.insert({ blk.first, blk.second, li });
1222            lv.clear();
1223        }
1224        liveness.clear();
1225    }
1226   
1227    // create interference graphs
1228    for (size_t regType = 0; regType < regTypesNum; regType++)
1229    {
1230        InterGraph& interGraph = interGraphs[regType];
1231        interGraph.resize(graphVregsCounts[regType]);
1232        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1233       
1234        auto lit = liveBlockMap.begin();
1235        size_t rangeStart = 0;
1236        if (lit != liveBlockMap.end())
1237            rangeStart = lit->start;
1238        while (lit != liveBlockMap.end())
1239        {
1240            const size_t blkStart = lit->start;
1241            const size_t blkEnd = lit->end;
1242            size_t rangeEnd = blkEnd;
1243            auto liStart = liveBlockMap.lower_bound({ rangeStart, 0, 0 });
1244            auto liEnd = liveBlockMap.lower_bound({ rangeEnd, 0, 0 });
1245            // collect from this range, variable indices
1246            std::set<size_t> varIndices;
1247            for (auto lit2 = liStart; lit2 != liEnd; ++lit2)
1248                varIndices.insert(lit2->vidx);
1249            // push to intergraph as full subgGraph
1250            for (auto vit = varIndices.begin(); vit != varIndices.end(); ++vit)
1251                for (auto vit2 = varIndices.begin(); vit2 != varIndices.end(); ++vit2)
1252                    if (vit != vit2)
1253                        interGraph[*vit].insert(*vit2);
1254            // go to next live blocks
1255            rangeStart = rangeEnd;
1256            for (; lit != liveBlockMap.end(); ++lit)
1257                if (lit->start != blkStart && lit->end != blkEnd)
1258                    break;
1259            if (lit == liveBlockMap.end())
1260                break; //
1261            rangeStart = std::max(rangeStart, lit->start);
1262        }
1263    }
1264   
1265    /*
1266     * resolve equalSets
1267     */
1268    for (cxuint regType = 0; regType < regTypesNum; regType++)
1269    {
1270        InterGraph& interGraph = interGraphs[regType];
1271        const size_t nodesNum = interGraph.size();
1272        const std::unordered_map<size_t, EqualToDep>& etoDepMap = equalToDepMaps[regType];
1273        std::vector<bool> visited(nodesNum, false);
1274        std::vector<std::vector<size_t> >& equalSetList = equalSetLists[regType];
1275       
1276        for (size_t v = 0; v < nodesNum;)
1277        {
1278            auto it = etoDepMap.find(v);
1279            if (it == etoDepMap.end())
1280            {
1281                // is not regvar in equalTo dependencies
1282                v++;
1283                continue;
1284            }
1285           
1286            std::stack<EqualStackEntry> etoStack;
1287            etoStack.push(EqualStackEntry{ it, 0 });
1288           
1289            std::unordered_map<size_t, size_t>& equalSetMap =  equalSetMaps[regType];
1290            const size_t equalSetIndex = equalSetList.size();
1291            equalSetList.push_back(std::vector<size_t>());
1292            std::vector<size_t>& equalSet = equalSetList.back();
1293           
1294            // traverse by this
1295            while (!etoStack.empty())
1296            {
1297                EqualStackEntry& entry = etoStack.top();
1298                size_t vidx = entry.etoDepIt->first; // node index, vreg index
1299                const EqualToDep& eToDep = entry.etoDepIt->second;
1300                if (entry.nextIdx == 0)
1301                {
1302                    if (!visited[vidx])
1303                    {
1304                        // push to this equalSet
1305                        equalSetMap.insert({ vidx, equalSetIndex });
1306                        equalSet.push_back(vidx);
1307                    }
1308                    else
1309                    {
1310                        // already visited
1311                        etoStack.pop();
1312                        continue;
1313                    }
1314                }
1315               
1316                if (entry.nextIdx < eToDep.nextVidxes.size())
1317                {
1318                    auto nextIt = etoDepMap.find(eToDep.nextVidxes[entry.nextIdx]);
1319                    etoStack.push(EqualStackEntry{ nextIt, 0 });
1320                    entry.nextIdx++;
1321                }
1322                else if (entry.nextIdx < eToDep.nextVidxes.size()+eToDep.prevVidxes.size())
1323                {
1324                    auto nextIt = etoDepMap.find(eToDep.prevVidxes[
1325                                entry.nextIdx - eToDep.nextVidxes.size()]);
1326                    etoStack.push(EqualStackEntry{ nextIt, 0 });
1327                    entry.nextIdx++;
1328                }
1329                else
1330                    etoStack.pop();
1331            }
1332           
1333            // to first already added node (var)
1334            while (v < nodesNum && !visited[v]) v++;
1335        }
1336    }
1337}
1338
1339typedef AsmRegAllocator::InterGraph InterGraph;
1340
1341struct CLRX_INTERNAL SDOLDOCompare
1342{
1343    const InterGraph& interGraph;
1344    const Array<size_t>& sdoCounts;
1345   
1346    SDOLDOCompare(const InterGraph& _interGraph, const Array<size_t>&_sdoCounts)
1347        : interGraph(_interGraph), sdoCounts(_sdoCounts)
1348    { }
1349   
1350    bool operator()(size_t a, size_t b) const
1351    {
1352        if (sdoCounts[a] > sdoCounts[b])
1353            return true;
1354        return interGraph[a].size() > interGraph[b].size();
1355    }
1356};
1357
1358/* algorithm to allocate regranges:
1359 * from smallest regranges to greatest regranges:
1360 *   choosing free register: from smallest free regranges
1361 *      to greatest regranges:
1362 *         in this same regrange:
1363 *               try to find free regs in regranges
1364 *               try to link free ends of two distinct regranges
1365 */
1366
1367void AsmRegAllocator::colorInterferenceGraph()
1368{
1369    const GPUArchitecture arch = getGPUArchitectureFromDeviceType(
1370                    assembler.deviceType);
1371   
1372    for (size_t regType = 0; regType < regTypesNum; regType++)
1373    {
1374        const size_t maxColorsNum = getGPUMaxRegistersNum(arch, regType);
1375        InterGraph& interGraph = interGraphs[regType];
1376        const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1377        Array<cxuint>& gcMap = graphColorMaps[regType];
1378        const std::vector<std::vector<size_t> >& equalSetList = equalSetLists[regType];
1379        const std::unordered_map<size_t, size_t>& equalSetMap =  equalSetMaps[regType];
1380       
1381        const size_t nodesNum = interGraph.size();
1382        gcMap.resize(nodesNum);
1383        std::fill(gcMap.begin(), gcMap.end(), cxuint(UINT_MAX));
1384        Array<size_t> sdoCounts(nodesNum);
1385        std::fill(sdoCounts.begin(), sdoCounts.end(), 0);
1386       
1387        SDOLDOCompare compare(interGraph, sdoCounts);
1388        std::set<size_t, SDOLDOCompare> nodeSet(compare);
1389        for (size_t i = 0; i < nodesNum; i++)
1390            nodeSet.insert(i);
1391       
1392        cxuint colorsNum = 0;
1393        // firstly, allocate real registers
1394        for (const auto& entry: vregIndexMap)
1395            if (entry.first.regVar == nullptr)
1396                gcMap[entry.second[0]] = colorsNum++;
1397       
1398        for (size_t colored = 0; colored < nodesNum; colored++)
1399        {
1400            size_t node = *nodeSet.begin();
1401            if (gcMap[node] != UINT_MAX)
1402                continue; // already colored
1403            size_t color = 0;
1404            std::vector<size_t> equalNodes;
1405            equalNodes.push_back(node); // only one node, if equalSet not found
1406            auto equalSetMapIt = equalSetMap.find(node);
1407            if (equalSetMapIt != equalSetMap.end())
1408                // found, get equal set from equalSetList
1409                equalNodes = equalSetList[equalSetMapIt->second];
1410           
1411            for (color = 0; color <= colorsNum; color++)
1412            {
1413                // find first usable color
1414                bool thisSame = false;
1415                for (size_t nb: interGraph[node])
1416                    if (gcMap[nb] == color)
1417                    {
1418                        thisSame = true;
1419                        break;
1420                    }
1421                if (!thisSame)
1422                    break;
1423            }
1424            if (color==colorsNum) // add new color if needed
1425            {
1426                if (colorsNum >= maxColorsNum)
1427                    throw AsmException("Too many register is needed");
1428                colorsNum++;
1429            }
1430           
1431            for (size_t nextNode: equalNodes)
1432                gcMap[nextNode] = color;
1433            // update SDO for node
1434            bool colorExists = false;
1435            for (size_t node: equalNodes)
1436            {
1437                for (size_t nb: interGraph[node])
1438                    if (gcMap[nb] == color)
1439                    {
1440                        colorExists = true;
1441                        break;
1442                    }
1443                if (!colorExists)
1444                    sdoCounts[node]++;
1445            }
1446            // update SDO for neighbors
1447            for (size_t node: equalNodes)
1448                for (size_t nb: interGraph[node])
1449                {
1450                    colorExists = false;
1451                    for (size_t nb2: interGraph[nb])
1452                        if (gcMap[nb2] == color)
1453                        {
1454                            colorExists = true;
1455                            break;
1456                        }
1457                    if (!colorExists)
1458                    {
1459                        if (gcMap[nb] == UINT_MAX)
1460                            nodeSet.erase(nb);  // before update we erase from nodeSet
1461                        sdoCounts[nb]++;
1462                        if (gcMap[nb] == UINT_MAX)
1463                            nodeSet.insert(nb); // after update, insert again
1464                    }
1465                }
1466           
1467            for (size_t nextNode: equalNodes)
1468                gcMap[nextNode] = color;
1469        }
1470    }
1471}
1472
1473void AsmRegAllocator::allocateRegisters(cxuint sectionId)
1474{
1475    // before any operation, clear all
1476    codeBlocks.clear();
1477    for (size_t i = 0; i < MAX_REGTYPES_NUM; i++)
1478    {
1479        vregIndexMaps[i].clear();
1480        interGraphs[i].clear();
1481        linearDepMaps[i].clear();
1482        equalToDepMaps[i].clear();
1483        graphColorMaps[i].clear();
1484        equalSetMaps[i].clear();
1485        equalSetLists[i].clear();
1486    }
1487    ssaReplacesMap.clear();
1488    cxuint maxRegs[MAX_REGTYPES_NUM];
1489    assembler.isaAssembler->getMaxRegistersNum(regTypesNum, maxRegs);
1490   
1491    // set up
1492    const AsmSection& section = assembler.sections[sectionId];
1493    createCodeStructure(section.codeFlow, section.content.size(), section.content.data());
1494    createSSAData(*section.usageHandler);
1495    applySSAReplaces();
1496    createInterferenceGraph(*section.usageHandler);
1497    colorInterferenceGraph();
1498}
Note: See TracBrowser for help on using the repository browser.