source: CLRX/CLRadeonExtender/trunk/amdasm/AsmRegAlloc.cpp @ 4054

Last change on this file since 4054 was 4054, checked in by matszpk, 12 months ago

CLRadeonExtender: AsmRegAlloc?: Add yet another simple testcase for createSSAData. Tentative a working joining a visited paths (createLivenesses).

File size: 57.4 KB
Line 
1/*
2 *  CLRadeonExtender - Unofficial OpenCL Radeon Extensions Library
3 *  Copyright (C) 2014-2018 Mateusz Szpakowski
4 *
5 *  This library is free software; you can redistribute it and/or
6 *  modify it under the terms of the GNU Lesser General Public
7 *  License as published by the Free Software Foundation; either
8 *  version 2.1 of the License, or (at your option) any later version.
9 *
10 *  This library is distributed in the hope that it will be useful,
11 *  but WITHOUT ANY WARRANTY; without even the implied warranty of
12 *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
13 *  Lesser General Public License for more details.
14 *
15 *  You should have received a copy of the GNU Lesser General Public
16 *  License along with this library; if not, write to the Free Software
17 *  Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301  USA
18 */
19
20#include <CLRX/Config.h>
21#include <assert.h>
22#include <iostream>
23#include <stack>
24#include <deque>
25#include <vector>
26#include <utility>
27#include <unordered_set>
28#include <map>
29#include <set>
30#include <unordered_map>
31#include <algorithm>
32#include <CLRX/utils/Utilities.h>
33#include <CLRX/utils/Containers.h>
34#include <CLRX/amdasm/Assembler.h>
35#include "AsmInternals.h"
36#include "AsmRegAlloc.h"
37
38using namespace CLRX;
39
40#if ASMREGALLOC_DEBUGDUMP
41std::ostream& operator<<(std::ostream& os, const CLRX::BlockIndex& v)
42{
43    if (v.pass==0)
44        return os << v.index;
45    else
46        return os << v.index << "#" << v.pass;
47}
48#endif
49
50ISAUsageHandler::ISAUsageHandler(const std::vector<cxbyte>& _content) :
51            content(_content), lastOffset(0), readOffset(0), instrStructPos(0),
52            regUsagesPos(0), regUsages2Pos(0), regVarUsagesPos(0),
53            pushedArgs(0), argPos(0), argFlags(0), isNext(false), useRegMode(false)
54{ }
55
56ISAUsageHandler::~ISAUsageHandler()
57{ }
58
59void ISAUsageHandler::rewind()
60{
61    readOffset = instrStructPos = 0;
62    regUsagesPos = regUsages2Pos = regVarUsagesPos = 0;
63    useRegMode = false;
64    pushedArgs = 0;
65    skipBytesInInstrStruct();
66}
67
68void ISAUsageHandler::skipBytesInInstrStruct()
69{
70    // do not add instruction size if usereg (usereg immediately before instr regusages)
71    if ((instrStructPos != 0 || argPos != 0) && !useRegMode)
72        readOffset += defaultInstrSize;
73    argPos = 0;
74    for (;instrStructPos < instrStruct.size() &&
75        instrStruct[instrStructPos] > 0x80; instrStructPos++)
76        readOffset += (instrStruct[instrStructPos] & 0x7f);
77    isNext = (instrStructPos < instrStruct.size());
78}
79
80void ISAUsageHandler::putSpace(size_t offset)
81{
82    if (lastOffset != offset)
83    {
84        flush(); // flush before new instruction
85        // useReg immediately before instruction regusages
86        size_t defaultInstrSize = (!useRegMode ? this->defaultInstrSize : 0);
87        if (lastOffset > offset)
88            throw AsmException("Offset before previous instruction");
89        if (!instrStruct.empty() && offset - lastOffset < defaultInstrSize)
90            throw AsmException("Offset between previous instruction");
91        size_t toSkip = !instrStruct.empty() ? 
92                offset - lastOffset - defaultInstrSize : offset;
93        while (toSkip > 0)
94        {
95            size_t skipped = std::min(toSkip, size_t(0x7f));
96            instrStruct.push_back(skipped | 0x80);
97            toSkip -= skipped;
98        }
99        lastOffset = offset;
100        argFlags = 0;
101        pushedArgs = 0;
102    } 
103}
104
105void ISAUsageHandler::pushUsage(const AsmRegVarUsage& rvu)
106{
107    if (lastOffset == rvu.offset && useRegMode)
108        flush(); // only flush if useRegMode and no change in offset
109    else // otherwise
110        putSpace(rvu.offset);
111    useRegMode = false;
112    if (rvu.regVar != nullptr)
113    {
114        argFlags |= (1U<<pushedArgs);
115        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
116            rvu.rwFlags, rvu.align });
117    }
118    else // reg usages
119        regUsages.push_back({ rvu.regField,cxbyte(rvu.rwFlags |
120                    getRwFlags(rvu.regField, rvu.rstart, rvu.rend)) });
121    pushedArgs++;
122}
123
124void ISAUsageHandler::pushUseRegUsage(const AsmRegVarUsage& rvu)
125{
126    if (lastOffset == rvu.offset && !useRegMode)
127        flush(); // only flush if useRegMode and no change in offset
128    else // otherwise
129        putSpace(rvu.offset);
130    useRegMode = true;
131    if (pushedArgs == 0 || pushedArgs == 256)
132    {
133        argFlags = 0;
134        pushedArgs = 0;
135        instrStruct.push_back(0x80); // sign of regvarusage from usereg
136        instrStruct.push_back(0);
137    }
138    if (rvu.regVar != nullptr)
139    {
140        argFlags |= (1U<<(pushedArgs & 7));
141        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
142            rvu.rwFlags, rvu.align });
143    }
144    else // reg usages
145        regUsages2.push_back({ rvu.rstart, rvu.rend, rvu.rwFlags });
146    pushedArgs++;
147    if ((pushedArgs & 7) == 0) // just flush per 8 bit
148    {
149        instrStruct.push_back(argFlags);
150        instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
151        argFlags = 0;
152    }
153}
154
155void ISAUsageHandler::flush()
156{
157    if (pushedArgs != 0)
158    {
159        if (!useRegMode)
160        {
161            // normal regvarusages
162            instrStruct.push_back(argFlags);
163            if ((argFlags & (1U<<(pushedArgs-1))) != 0)
164                regVarUsages.back().rwFlags |= 0x80;
165            else // reg usages
166                regUsages.back().rwFlags |= 0x80;
167        }
168        else
169        {
170            // use reg regvarusages
171            if ((pushedArgs & 7) != 0) //if only not pushed args remains
172                instrStruct.push_back(argFlags);
173            instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
174        }
175    }
176}
177
178AsmRegVarUsage ISAUsageHandler::nextUsage()
179{
180    if (!isNext)
181        throw AsmException("No reg usage in this code");
182    AsmRegVarUsage rvu;
183    // get regvarusage
184    bool lastRegUsage = false;
185    rvu.offset = readOffset;
186    if (!useRegMode && instrStruct[instrStructPos] == 0x80)
187    {
188        // useRegMode (begin fetching useregs)
189        useRegMode = true;
190        argPos = 0;
191        instrStructPos++;
192        // pushedArgs - numer of useregs, 0 - 256 useregs
193        pushedArgs = instrStruct[instrStructPos++];
194        argFlags = instrStruct[instrStructPos];
195    }
196    rvu.useRegMode = useRegMode; // no ArgPos
197   
198    if ((instrStruct[instrStructPos] & (1U << (argPos&7))) != 0)
199    {
200        // regvar usage
201        const AsmRegVarUsageInt& inRVU = regVarUsages[regVarUsagesPos++];
202        rvu.regVar = inRVU.regVar;
203        rvu.rstart = inRVU.rstart;
204        rvu.rend = inRVU.rend;
205        rvu.regField = inRVU.regField;
206        rvu.rwFlags = inRVU.rwFlags & ASMRVU_ACCESS_MASK;
207        rvu.align = inRVU.align;
208        if (!useRegMode)
209            lastRegUsage = ((inRVU.rwFlags&0x80) != 0);
210    }
211    else if (!useRegMode)
212    {
213        // simple reg usage
214        const AsmRegUsageInt& inRU = regUsages[regUsagesPos++];
215        rvu.regVar = nullptr;
216        const std::pair<uint16_t, uint16_t> regPair =
217                    getRegPair(inRU.regField, inRU.rwFlags);
218        rvu.rstart = regPair.first;
219        rvu.rend = regPair.second;
220        rvu.rwFlags = (inRU.rwFlags & ASMRVU_ACCESS_MASK);
221        rvu.regField = inRU.regField;
222        rvu.align = 0;
223        lastRegUsage = ((inRU.rwFlags&0x80) != 0);
224    }
225    else
226    {
227        // use reg (simple reg usage, second structure)
228        const AsmRegUsage2Int& inRU = regUsages2[regUsages2Pos++];
229        rvu.regVar = nullptr;
230        rvu.rstart = inRU.rstart;
231        rvu.rend = inRU.rend;
232        rvu.rwFlags = inRU.rwFlags;
233        rvu.regField = ASMFIELD_NONE;
234        rvu.align = 0;
235    }
236    argPos++;
237    if (useRegMode)
238    {
239        // if inside useregs
240        if (argPos == (pushedArgs&0xff))
241        {
242            instrStructPos++; // end
243            skipBytesInInstrStruct();
244            useRegMode = false;
245        }
246        else if ((argPos & 7) == 0) // fetch new flag
247        {
248            instrStructPos++;
249            argFlags = instrStruct[instrStructPos];
250        }
251    }
252    // after instr
253    if (lastRegUsage)
254    {
255        instrStructPos++;
256        skipBytesInInstrStruct();
257    }
258    return rvu;
259}
260
261AsmRegAllocator::AsmRegAllocator(Assembler& _assembler) : assembler(_assembler)
262{ }
263
264AsmRegAllocator::AsmRegAllocator(Assembler& _assembler,
265        const std::vector<CodeBlock>& _codeBlocks, const SSAReplacesMap& _ssaReplacesMap)
266        : assembler(_assembler), codeBlocks(_codeBlocks), ssaReplacesMap(_ssaReplacesMap)
267{ }
268
269static inline bool codeBlockStartLess(const AsmRegAllocator::CodeBlock& c1,
270                  const AsmRegAllocator::CodeBlock& c2)
271{ return c1.start < c2.start; }
272
273static inline bool codeBlockEndLess(const AsmRegAllocator::CodeBlock& c1,
274                  const AsmRegAllocator::CodeBlock& c2)
275{ return c1.end < c2.end; }
276
277void AsmRegAllocator::createCodeStructure(const std::vector<AsmCodeFlowEntry>& codeFlow,
278             size_t codeSize, const cxbyte* code)
279{
280    ISAAssembler* isaAsm = assembler.isaAssembler;
281    if (codeSize == 0)
282        return;
283    std::vector<size_t> splits;
284    std::vector<size_t> codeStarts;
285    std::vector<size_t> codeEnds;
286    codeStarts.push_back(0);
287    codeEnds.push_back(codeSize);
288    for (const AsmCodeFlowEntry& entry: codeFlow)
289    {
290        size_t instrAfter = 0;
291        if (entry.type == AsmCodeFlowType::JUMP || entry.type == AsmCodeFlowType::CJUMP ||
292            entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::RETURN)
293            instrAfter = entry.offset + isaAsm->getInstructionSize(
294                        codeSize - entry.offset, code + entry.offset);
295       
296        switch(entry.type)
297        {
298            case AsmCodeFlowType::START:
299                codeStarts.push_back(entry.offset);
300                break;
301            case AsmCodeFlowType::END:
302                codeEnds.push_back(entry.offset);
303                break;
304            case AsmCodeFlowType::JUMP:
305                splits.push_back(entry.target);
306                codeEnds.push_back(instrAfter);
307                break;
308            case AsmCodeFlowType::CJUMP:
309                splits.push_back(entry.target);
310                splits.push_back(instrAfter);
311                break;
312            case AsmCodeFlowType::CALL:
313                splits.push_back(entry.target);
314                splits.push_back(instrAfter);
315                break;
316            case AsmCodeFlowType::RETURN:
317                codeEnds.push_back(instrAfter);
318                break;
319            default:
320                break;
321        }
322    }
323    std::sort(splits.begin(), splits.end());
324    splits.resize(std::unique(splits.begin(), splits.end()) - splits.begin());
325    std::sort(codeEnds.begin(), codeEnds.end());
326    codeEnds.resize(std::unique(codeEnds.begin(), codeEnds.end()) - codeEnds.begin());
327    // remove codeStarts between codeStart and codeEnd
328    size_t i = 0;
329    size_t ii = 0;
330    size_t ei = 0; // codeEnd i
331    while (i < codeStarts.size())
332    {
333        size_t end = (ei < codeEnds.size() ? codeEnds[ei] : SIZE_MAX);
334        if (ei < codeEnds.size())
335            ei++;
336        codeStarts[ii++] = codeStarts[i];
337        // skip codeStart to end
338        for (i++ ;i < codeStarts.size() && codeStarts[i] < end; i++);
339    }
340    codeStarts.resize(ii);
341    // add next codeStarts
342    auto splitIt = splits.begin();
343    for (size_t codeEnd: codeEnds)
344    {
345        auto it = std::lower_bound(splitIt, splits.end(), codeEnd);
346        if (it != splits.end())
347        {
348            codeStarts.push_back(*it);
349            splitIt = it;
350        }
351        else // if end
352            break;
353    }
354   
355    std::sort(codeStarts.begin(), codeStarts.end());
356    codeStarts.resize(std::unique(codeStarts.begin(), codeStarts.end()) -
357                codeStarts.begin());
358    // divide to blocks
359    splitIt = splits.begin();
360    for (size_t codeStart: codeStarts)
361    {
362        size_t codeEnd = *std::upper_bound(codeEnds.begin(), codeEnds.end(), codeStart);
363        splitIt = std::lower_bound(splitIt, splits.end(), codeStart);
364       
365        if (splitIt != splits.end() && *splitIt==codeStart)
366            ++splitIt; // skip split in codeStart
367       
368        for (size_t start = codeStart; start < codeEnd; )
369        {
370            size_t end = codeEnd;
371            if (splitIt != splits.end())
372            {
373                end = std::min(end, *splitIt);
374                ++splitIt;
375            }
376            codeBlocks.push_back({ start, end, { }, false, false, false });
377            start = end;
378        }
379    }
380    // force empty block at end if some jumps goes to its
381    if (!codeEnds.empty() && !codeStarts.empty() && !splits.empty() &&
382        codeStarts.back()==codeEnds.back() && codeStarts.back() == splits.back())
383        codeBlocks.push_back({ codeStarts.back(), codeStarts.back(), { },
384                             false, false, false });
385   
386    // construct flow-graph
387    for (const AsmCodeFlowEntry& entry: codeFlow)
388        if (entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::JUMP ||
389            entry.type == AsmCodeFlowType::CJUMP || entry.type == AsmCodeFlowType::RETURN)
390        {
391            std::vector<CodeBlock>::iterator it;
392            size_t instrAfter = entry.offset + isaAsm->getInstructionSize(
393                        codeSize - entry.offset, code + entry.offset);
394           
395            if (entry.type != AsmCodeFlowType::RETURN)
396                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
397                        CodeBlock{ entry.target }, codeBlockStartLess);
398            else // return
399            {
400                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
401                        CodeBlock{ 0, instrAfter }, codeBlockEndLess);
402                // if block have return
403                if (it != codeBlocks.end())
404                    it->haveEnd = it->haveReturn = true;
405                continue;
406            }
407           
408            if (it == codeBlocks.end())
409                continue; // error!
410            auto it2 = std::lower_bound(codeBlocks.begin(), codeBlocks.end(),
411                    CodeBlock{ instrAfter }, codeBlockStartLess);
412            auto curIt = it2;
413            --curIt;
414           
415            curIt->nexts.push_back({ size_t(it - codeBlocks.begin()),
416                        entry.type == AsmCodeFlowType::CALL });
417            curIt->haveCalls |= entry.type == AsmCodeFlowType::CALL;
418            if (entry.type == AsmCodeFlowType::CJUMP ||
419                 entry.type == AsmCodeFlowType::CALL)
420            {
421                curIt->haveEnd = false; // revert haveEnd if block have cond jump or call
422                if (it2 != codeBlocks.end() && entry.type == AsmCodeFlowType::CJUMP)
423                    // add next next block (only for cond jump)
424                    curIt->nexts.push_back({ size_t(it2 - codeBlocks.begin()), false });
425            }
426            else if (entry.type == AsmCodeFlowType::JUMP)
427                curIt->haveEnd = true; // set end
428        }
429    // force haveEnd for block with cf_end
430    for (const AsmCodeFlowEntry& entry: codeFlow)
431        if (entry.type == AsmCodeFlowType::END)
432        {
433            auto it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
434                    CodeBlock{ 0, entry.offset }, codeBlockEndLess);
435            if (it != codeBlocks.end())
436                it->haveEnd = true;
437        }
438   
439    if (!codeBlocks.empty()) // always set haveEnd to last block
440        codeBlocks.back().haveEnd = true;
441   
442    // reduce nexts
443    for (CodeBlock& block: codeBlocks)
444    {
445        // first non-call nexts, for correct resolving SSA conflicts
446        std::sort(block.nexts.begin(), block.nexts.end(),
447                  [](const NextBlock& n1, const NextBlock& n2)
448                  { return int(n1.isCall)<int(n2.isCall) ||
449                      (n1.isCall == n2.isCall && n1.block < n2.block); });
450        auto it = std::unique(block.nexts.begin(), block.nexts.end(),
451                  [](const NextBlock& n1, const NextBlock& n2)
452                  { return n1.block == n2.block && n1.isCall == n2.isCall; });
453        block.nexts.resize(it - block.nexts.begin());
454    }
455}
456
457
458void AsmRegAllocator::applySSAReplaces()
459{
460    if (ssaReplacesMap.empty())
461        return; // do nothing
462   
463    /* prepare SSA id replaces */
464    struct MinSSAGraphNode
465    {
466        size_t minSSAId;
467        bool visited;
468        std::unordered_set<size_t> nexts;
469        MinSSAGraphNode() : minSSAId(SIZE_MAX), visited(false)
470        { }
471    };
472   
473    typedef std::map<size_t, MinSSAGraphNode, std::greater<size_t> > SSAGraphNodesMap;
474   
475    struct MinSSAGraphStackEntry
476    {
477        SSAGraphNodesMap::iterator nodeIt;
478        std::unordered_set<size_t>::const_iterator nextIt;
479        size_t minSSAId;
480       
481        MinSSAGraphStackEntry(
482                SSAGraphNodesMap::iterator _nodeIt,
483                std::unordered_set<size_t>::const_iterator _nextIt,
484                size_t _minSSAId = SIZE_MAX)
485                : nodeIt(_nodeIt), nextIt(_nextIt), minSSAId(_minSSAId)
486        { }
487    };
488   
489    for (auto& entry: ssaReplacesMap)
490    {
491        ARDOut << "SSAReplace: " << entry.first.regVar << "." << entry.first.index << "\n";
492        VectorSet<SSAReplace>& replaces = entry.second;
493        std::sort(replaces.begin(), replaces.end(), std::greater<SSAReplace>());
494        replaces.resize(std::unique(replaces.begin(), replaces.end()) - replaces.begin());
495        VectorSet<SSAReplace> newReplaces;
496       
497        SSAGraphNodesMap ssaGraphNodes;
498       
499        auto it = replaces.begin();
500        while (it != replaces.end())
501        {
502            auto itEnd = std::upper_bound(it, replaces.end(),
503                    std::make_pair(it->first, size_t(0)), std::greater<SSAReplace>());
504            {
505                auto itLast = itEnd;
506                --itLast;
507                MinSSAGraphNode& node = ssaGraphNodes[it->first];
508                node.minSSAId = std::min(node.minSSAId, itLast->second);
509                for (auto it2 = it; it2 != itEnd; ++it2)
510                {
511                    node.nexts.insert(it2->second);
512                    ssaGraphNodes.insert({ it2->second, MinSSAGraphNode() });
513                }
514            }
515            it = itEnd;
516        }
517        /*for (const auto& v: ssaGraphNodes)
518            ARDOut << "  SSANode: " << v.first << ":" << &v.second << " minSSAID: " <<
519                            v.second.minSSAId << std::endl;*/
520        // propagate min value
521        std::stack<MinSSAGraphStackEntry> minSSAStack;
522       
523        // initialize parents and new nexts
524        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
525                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
526        {
527            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
528            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
529            // traverse with minimalize SSA id
530            while (!minSSAStack.empty())
531            {
532                MinSSAGraphStackEntry& entry = minSSAStack.top();
533                MinSSAGraphNode& node = entry.nodeIt->second;
534                bool toPop = false;
535                if (entry.nextIt == node.nexts.begin())
536                {
537                    toPop = node.visited;
538                    node.visited = true;
539                }
540                if (!toPop && entry.nextIt != node.nexts.end())
541                {
542                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
543                    if (nodeIt != ssaGraphNodes.end())
544                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
545                                    size_t(0) });
546                    ++entry.nextIt;
547                }
548                else
549                {
550                    minSSAStack.pop();
551                    if (!minSSAStack.empty())
552                        node.nexts.insert(minSSAStack.top().nodeIt->first);
553                }
554            }
555           
556            // skip visited nodes
557            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
558                if (!ssaGraphNodeIt->second.visited)
559                    break;
560        }
561       
562        /*for (const auto& v: ssaGraphNodes)
563        {
564            ARDOut << "  Nexts: " << v.first << ":" << &v.second << " nexts:";
565            for (size_t p: v.second.nexts)
566                ARDOut << " " << p;
567            ARDOut << "\n";
568        }*/
569       
570        for (auto& entry: ssaGraphNodes)
571            entry.second.visited = false;
572       
573        std::vector<MinSSAGraphNode*> toClear; // nodes to clear
574       
575        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
576                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
577        {
578            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
579            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
580            // traverse with minimalize SSA id
581            while (!minSSAStack.empty())
582            {
583                MinSSAGraphStackEntry& entry = minSSAStack.top();
584                MinSSAGraphNode& node = entry.nodeIt->second;
585                bool toPop = false;
586                if (entry.nextIt == node.nexts.begin())
587                {
588                    toPop = node.visited;
589                    if (!node.visited)
590                        // this flag visited for this node will be clear after this pass
591                        toClear.push_back(&node);
592                    node.visited = true;
593                }
594               
595                // try to children only all parents are visited and if parent has children
596                if (!toPop && entry.nextIt != node.nexts.end())
597                {
598                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
599                    if (nodeIt != ssaGraphNodes.end())
600                    {
601                        ARDOut << "  Node: " <<
602                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
603                                node.minSSAId << " to " <<
604                                nodeIt->first << ":" << &(nodeIt->second) <<
605                                " minSSAId: " << nodeIt->second.minSSAId << "\n";
606                        nodeIt->second.minSSAId =
607                                std::min(nodeIt->second.minSSAId, node.minSSAId);
608                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
609                                nodeIt->second.minSSAId });
610                    }
611                    ++entry.nextIt;
612                }
613                else
614                {
615                    node.minSSAId = std::min(node.minSSAId, entry.minSSAId);
616                    ARDOut << "    Node: " <<
617                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
618                                node.minSSAId << "\n";
619                    minSSAStack.pop();
620                    if (!minSSAStack.empty())
621                    {
622                        MinSSAGraphStackEntry& pentry = minSSAStack.top();
623                        pentry.minSSAId = std::min(pentry.minSSAId, node.minSSAId);
624                    }
625                }
626            }
627           
628            const size_t minSSAId = ssaGraphNodeIt->second.minSSAId;
629           
630            // skip visited nodes
631            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
632                if (!ssaGraphNodeIt->second.visited)
633                    break;
634            // zeroing visited
635            for (MinSSAGraphNode* node: toClear)
636            {
637                node->minSSAId = minSSAId; // fill up by minSSAId
638                node->visited = false;
639            }
640            toClear.clear();
641        }
642       
643        for (const auto& entry: ssaGraphNodes)
644            newReplaces.push_back({ entry.first, entry.second.minSSAId });
645       
646        std::sort(newReplaces.begin(), newReplaces.end());
647        entry.second = newReplaces;
648    }
649   
650    /* apply SSA id replaces */
651    for (CodeBlock& cblock: codeBlocks)
652        for (auto& ssaEntry: cblock.ssaInfoMap)
653        {
654            auto it = ssaReplacesMap.find(ssaEntry.first);
655            if (it == ssaReplacesMap.end())
656                continue;
657            SSAInfo& sinfo = ssaEntry.second;
658            VectorSet<SSAReplace>& replaces = it->second;
659            if (sinfo.readBeforeWrite)
660            {
661                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
662                                 ssaEntry.second.ssaIdBefore);
663                if (rit != replaces.end())
664                    sinfo.ssaIdBefore = rit->second; // replace
665            }
666            if (sinfo.ssaIdFirst != SIZE_MAX)
667            {
668                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
669                                 ssaEntry.second.ssaIdFirst);
670                if (rit != replaces.end())
671                    sinfo.ssaIdFirst = rit->second; // replace
672            }
673            if (sinfo.ssaIdLast != SIZE_MAX)
674            {
675                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
676                                 ssaEntry.second.ssaIdLast);
677                if (rit != replaces.end())
678                    sinfo.ssaIdLast = rit->second; // replace
679            }
680        }
681   
682    // clear ssa replaces
683    ssaReplacesMap.clear();
684}
685
686static cxuint getRegType(size_t regTypesNum, const cxuint* regRanges,
687            const AsmSingleVReg& svreg)
688{
689    cxuint regType; // regtype
690    if (svreg.regVar!=nullptr)
691        regType = svreg.regVar->type;
692    else
693        for (regType = 0; regType < regTypesNum; regType++)
694            if (svreg.index >= regRanges[regType<<1] &&
695                svreg.index < regRanges[(regType<<1)+1])
696                break;
697    return regType;
698}
699
700static Liveness& getLiveness(const AsmSingleVReg& svreg, size_t ssaIdIdx,
701        const AsmRegAllocator::SSAInfo& ssaInfo, std::vector<Liveness>* livenesses,
702        const VarIndexMap* vregIndexMaps, size_t regTypesNum, const cxuint* regRanges)
703{
704    size_t ssaId;
705    if (svreg.regVar==nullptr)
706        ssaId = 0;
707    else if (ssaIdIdx==0)
708        ssaId = ssaInfo.ssaIdBefore;
709    else if (ssaIdIdx==1)
710        ssaId = ssaInfo.ssaIdFirst;
711    else if (ssaIdIdx<ssaInfo.ssaIdChange)
712        ssaId = ssaInfo.ssaId + ssaIdIdx-1;
713    else // last
714        ssaId = ssaInfo.ssaIdLast;
715   
716    cxuint regType = getRegType(regTypesNum, regRanges, svreg); // regtype
717    const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
718    const std::vector<size_t>& ssaIdIndices = vregIndexMap.find(svreg)->second;
719    ARDOut << "lvn[" << regType << "][" << ssaIdIndices[ssaId] << "]. ssaIdIdx: " <<
720            ssaIdIdx << ". ssaId: " << ssaId << ". svreg: " << svreg.regVar << ":" <<
721            svreg.index << "\n";
722    return livenesses[regType][ssaIdIndices[ssaId]];
723}
724
725/* TODO: add handling calls
726 * handle many start points in this code (for example many kernel's in same code)
727 * replace sets by vector, and sort and remove same values on demand
728 */
729
730/* join livenesses between consecutive code blocks */
731static void putCrossBlockLivenesses(const std::deque<FlowStackEntry3>& flowStack,
732        const std::vector<CodeBlock>& codeBlocks, const LastVRegMap& lastVRegMap,
733        std::vector<Liveness>* livenesses, const VarIndexMap* vregIndexMaps,
734        size_t regTypesNum, const cxuint* regRanges)
735{
736    ARDOut << "putCrossBlockLv block: " << flowStack.back().blockIndex << "\n";
737    const CodeBlock& cblock = codeBlocks[flowStack.back().blockIndex];
738    for (const auto& entry: cblock.ssaInfoMap)
739        if (entry.second.readBeforeWrite)
740        {
741            // find last
742            auto lvrit = lastVRegMap.find(entry.first);
743            FlowStackCIter flit = flowStack.begin();
744            if (lvrit != lastVRegMap.end())
745                flit += lvrit->second.back();
746           
747            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
748            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
749            const std::vector<size_t>& ssaIdIndices =
750                        vregIndexMap.find(entry.first)->second;
751            Liveness& lv = livenesses[regType][ssaIdIndices[entry.second.ssaIdBefore]];
752            FlowStackCIter flitEnd = flowStack.end();
753            --flitEnd; // before last element
754           
755            ARDOut << "  putCross for " << entry.first.regVar << ":" <<
756                    entry.first.index << "\n";
757            // insert live time to last seen position
758            const CodeBlock& lastBlk = codeBlocks[flit->blockIndex];
759           
760            auto sinfoIt = lastBlk.ssaInfoMap.find(entry.first);
761            size_t lastPos = lastBlk.start;
762            if (sinfoIt != lastBlk.ssaInfoMap.end())
763            {
764                // if begin at some point at last block
765                lastPos = sinfoIt->second.lastPos;
766                lv.insert(lastPos + (sinfoIt->second.ssaIdChange!=0),
767                          lastBlk.end);
768                ++flit; // skip last block in stack
769            }
770           
771            for (; flit != flitEnd; ++flit)
772            {
773                const CodeBlock& cblock = codeBlocks[flit->blockIndex];
774                lv.insert(cblock.start, cblock.end);
775            }
776        }
777}
778
779static void joinRegVarLivenesses(const std::deque<FlowStackEntry3>& prevFlowStack,
780        const std::vector<CodeBlock>& codeBlocks, const VarIndexMap* vregIndexMaps,
781        std::vector<Liveness>* livenesses, size_t regTypesNum, const cxuint* regRanges)
782{
783    size_t nextBlock = prevFlowStack.back().blockIndex;
784    auto pfEnd = prevFlowStack.end();
785    --pfEnd;
786    ARDOut << "startJoinLv: " << (pfEnd-1)->blockIndex << "," << nextBlock << "\n";
787    // key - varreg, value - last position in previous flowStack
788    std::unordered_map<AsmSingleVReg, size_t> stackVarMap;
789   
790    for (auto pfit = prevFlowStack.begin(); pfit != pfEnd; ++pfit)
791    {
792        const FlowStackEntry3& entry = *pfit;
793        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
794        for (const auto& sentry: cblock.ssaInfoMap)
795            stackVarMap[sentry.first] = pfit - prevFlowStack.begin();
796    }
797   
798    // traverse by graph from next block
799    std::deque<FlowStackEntry3> flowStack;
800    flowStack.push_back({ nextBlock, 0 });
801    std::vector<bool> visited(codeBlocks.size(), false);
802   
803    // already read in current path
804    // key - vreg, value - source block where vreg of conflict found
805    std::unordered_map<AsmSingleVReg, size_t> alreadyReadMap;
806   
807    while (!flowStack.empty())
808    {
809        FlowStackEntry3& entry = flowStack.back();
810        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
811       
812        if (entry.nextIndex == 0)
813        {
814            // process current block
815            //if (!visited[entry.blockIndex])
816            {
817                //visited[entry.blockIndex] = true;
818                ARDOut << "  lvjoin: " << entry.blockIndex << "\n";
819                for (const auto& sentry: cblock.ssaInfoMap)
820                {
821                    const SSAInfo& sinfo = sentry.second;
822                    auto res = alreadyReadMap.insert({ sentry.first, entry.blockIndex });
823                   
824                    if (res.second && sinfo.readBeforeWrite)
825                    {
826                        // join liveness for this variable ssaId>.
827                        // only if in previous block previous SSAID is
828                        // read before all writes
829                        auto it = stackVarMap.find(sentry.first);
830                       
831                        const size_t pfStart = (it != stackVarMap.end() ? it->second : 0);
832                        //if (it == stackVarMap.end())
833                            //continue;
834                        // fill up previous part
835                        Liveness& lv = getLiveness(sentry.first, 0, sinfo,
836                                livenesses, vregIndexMaps, regTypesNum, regRanges);
837                        auto flit = prevFlowStack.begin() + pfStart;
838                        {
839                            // fill up liveness for first code block
840                            const CodeBlock& cblock = codeBlocks[flit->blockIndex];
841                            auto ssaInfoIt = cblock.ssaInfoMap.find(sentry.first);
842                            size_t prevLastPos = (ssaInfoIt != cblock.ssaInfoMap.end()) ?
843                                    ssaInfoIt->second.lastPos+1 : cblock.start;
844                                cblock.ssaInfoMap.find(sentry.first)->second;
845                            lv.insert(prevLastPos, cblock.end);
846                        }
847                       
848                        for (++flit; flit != pfEnd; ++flit)
849                        {
850                            const CodeBlock& cblock = codeBlocks[flit->blockIndex];
851                            lv.insert(cblock.start, cblock.end);
852                        }
853                       
854                        // fill up next part
855                        auto newFlitEnd = flowStack.end();
856                        --newFlitEnd; // end at previous this code block
857                        for (flit = flowStack.begin(); flit != newFlitEnd; ++flit)
858                        {
859                            const CodeBlock& cblock = codeBlocks[flit->blockIndex];
860                            lv.insert(cblock.start, cblock.end);
861                        }
862                        // fill up new last code block
863                        {
864                            const CodeBlock& cblock = codeBlocks[flit->blockIndex];
865                            const SSAInfo& nextSInfo =
866                                cblock.ssaInfoMap.find(sentry.first)->second;
867                            lv.insert(cblock.start, nextSInfo.firstPos);
868                        }
869                    }
870                }
871            }
872            /*else
873            {
874                flowStack.pop_back();
875                continue;
876            }*/
877        }
878       
879        if (entry.nextIndex < cblock.nexts.size())
880        {
881            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
882            entry.nextIndex++;
883        }
884        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
885                // if have any call then go to next block
886                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
887                 !cblock.haveReturn && !cblock.haveEnd)
888        {
889            // add toResolveMap ssaIds inside called routines
890            /*for (const auto& next: cblock.nexts)
891                if (next.isCall)
892                {
893                    const RoutineData& rdata = routineMap.find(next.block)->second;
894                    for (const auto& v: rdata.rbwSSAIdMap)
895                        alreadyReadMap.insert({v.first, entry.blockIndex });
896                    for (const auto& v: rdata.lastSSAIdMap)
897                        alreadyReadMap.insert({v.first, entry.blockIndex });
898                }*/
899           
900            flowStack.push_back({ entry.blockIndex+1, 0 });
901            entry.nextIndex++;
902        }
903        else // back
904        {
905            // remove old to resolve in leaved way to allow collecting next ssaId
906            // before write (can be different due to earlier visit)
907            /*for (const auto& next: cblock.nexts)
908                if (next.isCall)
909                {
910                    const RoutineData& rdata = routineMap.find(next.block)->second;
911                    for (const auto& v: rdata.rbwSSAIdMap)
912                    {
913                        auto it = alreadyReadMap.find(v.first);
914                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
915                            alreadyReadMap.erase(it);
916                    }
917                    for (const auto& v: rdata.lastSSAIdMap)
918                    {
919                        auto it = alreadyReadMap.find(v.first);
920                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
921                            alreadyReadMap.erase(it);
922                    }
923                }*/
924           
925            for (const auto& sentry: cblock.ssaInfoMap)
926            {
927                auto it = alreadyReadMap.find(sentry.first);
928                if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
929                    // remove old to resolve in leaved way to allow collecting next ssaId
930                    // before write (can be different due to earlier visit)
931                    alreadyReadMap.erase(it);
932            }
933            ARDOut << "  popjoin\n";
934           
935            /*if (cblocksToCache.count(entry.blockIndex)==2 &&
936                !resSecondPointsCache.hasKey(entry.blockIndex))
937                // add to cache
938                addResSecCacheEntry(routineMap, codeBlocks, resSecondPointsCache,
939                            entry.blockIndex);*/
940           
941            flowStack.pop_back();
942        }
943    }
944}
945
946static void addUsageDeps(const cxbyte* ldeps, cxuint rvusNum,
947            const AsmRegVarUsage* rvus, LinearDepMap* ldepsOut,
948            const VarIndexMap* vregIndexMaps,
949            const std::unordered_map<AsmSingleVReg, size_t>& ssaIdIdxMap,
950            size_t regTypesNum, const cxuint* regRanges)
951{
952    // add linear deps
953    cxuint count = ldeps[0];
954    cxuint pos = 1;
955    cxbyte rvuAdded = 0;
956    for (cxuint i = 0; i < count; i++)
957    {
958        cxuint ccount = ldeps[pos++];
959        std::vector<size_t> vidxes;
960        cxuint regType = UINT_MAX;
961        cxbyte align = rvus[ldeps[pos]].align;
962        for (cxuint j = 0; j < ccount; j++)
963        {
964            rvuAdded |= 1U<<ldeps[pos];
965            const AsmRegVarUsage& rvu = rvus[ldeps[pos++]];
966            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
967            {
968                AsmSingleVReg svreg = {rvu.regVar, k};
969                auto sit = ssaIdIdxMap.find(svreg);
970                if (regType==UINT_MAX)
971                    regType = getRegType(regTypesNum, regRanges, svreg);
972                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
973                const std::vector<size_t>& ssaIdIndices =
974                            vregIndexMap.find(svreg)->second;
975                // push variable index
976                vidxes.push_back(ssaIdIndices[sit->second]);
977            }
978        }
979        ldepsOut[regType][vidxes[0]].align = align;
980        for (size_t k = 1; k < vidxes.size(); k++)
981        {
982            ldepsOut[regType][vidxes[k-1]].nextVidxes.push_back(vidxes[k]);
983            ldepsOut[regType][vidxes[k]].prevVidxes.push_back(vidxes[k-1]);
984        }
985    }
986    // add single arg linear dependencies
987    for (cxuint i = 0; i < rvusNum; i++)
988        if ((rvuAdded & (1U<<i)) == 0 && rvus[i].rstart+1<rvus[i].rend)
989        {
990            const AsmRegVarUsage& rvu = rvus[i];
991            std::vector<size_t> vidxes;
992            cxuint regType = UINT_MAX;
993            cxbyte align = rvus[i].align;
994            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
995            {
996                AsmSingleVReg svreg = {rvu.regVar, k};
997                auto sit = ssaIdIdxMap.find(svreg);
998                assert(sit != ssaIdIdxMap.end());
999                if (regType==UINT_MAX)
1000                    regType = getRegType(regTypesNum, regRanges, svreg);
1001                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1002                const std::vector<size_t>& ssaIdIndices =
1003                            vregIndexMap.find(svreg)->second;
1004                // push variable index
1005                vidxes.push_back(ssaIdIndices[sit->second]);
1006            }
1007            ldepsOut[regType][vidxes[0]].align = align;
1008            for (size_t j = 1; j < vidxes.size(); j++)
1009            {
1010                ldepsOut[regType][vidxes[j-1]].nextVidxes.push_back(vidxes[j]);
1011                ldepsOut[regType][vidxes[j]].prevVidxes.push_back(vidxes[j-1]);
1012            }
1013        }
1014}
1015
1016void AsmRegAllocator::createLivenesses(ISAUsageHandler& usageHandler)
1017{
1018    // construct var index maps
1019    cxuint regRanges[MAX_REGTYPES_NUM*2];
1020    std::fill(graphVregsCounts, graphVregsCounts+MAX_REGTYPES_NUM, size_t(0));
1021    size_t regTypesNum;
1022    assembler.isaAssembler->getRegisterRanges(regTypesNum, regRanges);
1023   
1024    for (const CodeBlock& cblock: codeBlocks)
1025        for (const auto& entry: cblock.ssaInfoMap)
1026        {
1027            const SSAInfo& sinfo = entry.second;
1028            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
1029            VarIndexMap& vregIndices = vregIndexMaps[regType];
1030            size_t& graphVregsCount = graphVregsCounts[regType];
1031            std::vector<size_t>& ssaIdIndices = vregIndices[entry.first];
1032            size_t ssaIdCount = 0;
1033            if (sinfo.readBeforeWrite)
1034                ssaIdCount = sinfo.ssaIdBefore+1;
1035            if (sinfo.ssaIdChange!=0)
1036            {
1037                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdLast+1);
1038                ssaIdCount = std::max(ssaIdCount, sinfo.ssaId+sinfo.ssaIdChange-1);
1039                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdFirst+1);
1040            }
1041            // if not readBeforeWrite and neither ssaIdChanges but it is write to
1042            // normal register
1043            if (entry.first.regVar==nullptr)
1044                ssaIdCount = 1;
1045           
1046            if (ssaIdIndices.size() < ssaIdCount)
1047                ssaIdIndices.resize(ssaIdCount, SIZE_MAX);
1048           
1049            // set liveness index to ssaIdIndices
1050            if (sinfo.readBeforeWrite)
1051            {
1052                if (ssaIdIndices[sinfo.ssaIdBefore] == SIZE_MAX)
1053                    ssaIdIndices[sinfo.ssaIdBefore] = graphVregsCount++;
1054            }
1055            if (sinfo.ssaIdChange!=0)
1056            {
1057                // fill up ssaIdIndices (with graph Ids)
1058                if (ssaIdIndices[sinfo.ssaIdFirst] == SIZE_MAX)
1059                    ssaIdIndices[sinfo.ssaIdFirst] = graphVregsCount++;
1060                for (size_t ssaId = sinfo.ssaId+1;
1061                        ssaId < sinfo.ssaId+sinfo.ssaIdChange-1; ssaId++)
1062                    ssaIdIndices[ssaId] = graphVregsCount++;
1063                if (ssaIdIndices[sinfo.ssaIdLast] == SIZE_MAX)
1064                    ssaIdIndices[sinfo.ssaIdLast] = graphVregsCount++;
1065            }
1066            // if not readBeforeWrite and neither ssaIdChanges but it is write to
1067            // normal register
1068            if (entry.first.regVar==nullptr && ssaIdIndices[0] == SIZE_MAX)
1069                ssaIdIndices[0] = graphVregsCount++;
1070        }
1071   
1072    // construct vreg liveness
1073    std::deque<FlowStackEntry3> flowStack;
1074    std::vector<bool> visited(codeBlocks.size(), false);
1075    // hold last vreg ssaId and position
1076    LastVRegMap lastVRegMap;
1077    // hold start live time position for every code block
1078    std::unordered_set<size_t> blockInWay;
1079   
1080    std::vector<Liveness> livenesses[MAX_REGTYPES_NUM];
1081   
1082    for (size_t i = 0; i < regTypesNum; i++)
1083        livenesses[i].resize(graphVregsCounts[i]);
1084   
1085    size_t curLiveTime = 0;
1086    flowStack.push_back({ 0, 0 });
1087   
1088    while (!flowStack.empty())
1089    {
1090        FlowStackEntry3& entry = flowStack.back();
1091        CodeBlock& cblock = codeBlocks[entry.blockIndex];
1092       
1093        if (entry.nextIndex == 0)
1094        {
1095            curLiveTime = cblock.start;
1096            // process current block
1097            if (!blockInWay.insert(entry.blockIndex).second)
1098            {
1099                // if loop
1100                /*putCrossBlockForLoop(flowStack, codeBlocks,
1101                        livenesses, vregIndexMaps, regTypesNum, regRanges);*/
1102                flowStack.pop_back();
1103                continue;
1104            }
1105           
1106            if (!visited[entry.blockIndex])
1107            {
1108                if (flowStack.size() > 1)
1109                    putCrossBlockLivenesses(flowStack, codeBlocks, lastVRegMap,
1110                            livenesses, vregIndexMaps, regTypesNum, regRanges);
1111                // update last vreg position
1112                for (const auto& sentry: cblock.ssaInfoMap)
1113                {
1114                    // update
1115                    auto res = lastVRegMap.insert({ sentry.first,
1116                                { flowStack.size()-1 } });
1117                    if (!res.second) // if not first seen, just update
1118                        // update last
1119                        res.first->second.push_back(flowStack.size()-1);
1120                }
1121               
1122                // main routine to handle ssaInfos
1123                visited[entry.blockIndex] = true;
1124                std::unordered_map<AsmSingleVReg, size_t> ssaIdIdxMap;
1125                AsmRegVarUsage instrRVUs[8];
1126                cxuint instrRVUsCount = 0;
1127               
1128                size_t oldOffset = cblock.usagePos.readOffset;
1129                std::vector<AsmSingleVReg> readSVRegs;
1130                std::vector<AsmSingleVReg> writtenSVRegs;
1131               
1132                usageHandler.setReadPos(cblock.usagePos);
1133                // register in liveness
1134                while (true)
1135                {
1136                    AsmRegVarUsage rvu = { 0U, nullptr, 0U, 0U };
1137                    bool hasNext = false;
1138                    if (usageHandler.hasNext() && oldOffset < cblock.end)
1139                    {
1140                        hasNext = true;
1141                        rvu = usageHandler.nextUsage();
1142                    }
1143                    const size_t liveTime = oldOffset;
1144                    if ((!hasNext || rvu.offset > oldOffset) && oldOffset < cblock.end)
1145                    {
1146                        ARDOut << "apply to liveness. offset: " << oldOffset << "\n";
1147                        // apply to liveness
1148                        for (AsmSingleVReg svreg: readSVRegs)
1149                        {
1150                            auto svrres = ssaIdIdxMap.insert({ svreg, 0 });
1151                            Liveness& lv = getLiveness(svreg, svrres.first->second,
1152                                    cblock.ssaInfoMap.find(svreg)->second,
1153                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1154                            if (svrres.second)
1155                                // begin region from this block
1156                                lv.newRegion(curLiveTime);
1157                            lv.expand(liveTime);
1158                        }
1159                        for (AsmSingleVReg svreg: writtenSVRegs)
1160                        {
1161                            size_t& ssaIdIdx = ssaIdIdxMap[svreg];
1162                            ssaIdIdx++;
1163                            SSAInfo& sinfo = cblock.ssaInfoMap.find(svreg)->second;
1164                            Liveness& lv = getLiveness(svreg, ssaIdIdx, sinfo,
1165                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1166                            // works only with ISA where smallest instruction have 2 bytes!
1167                            // after previous read, but not after instruction.
1168                            // if var is not used anywhere then this liveness region
1169                            // blocks assignment for other vars
1170                            lv.insert(liveTime+1, liveTime+2);
1171                        }
1172                        // get linear deps and equal to
1173                        cxbyte lDeps[16];
1174                        usageHandler.getUsageDependencies(instrRVUsCount, instrRVUs, lDeps);
1175                       
1176                        addUsageDeps(lDeps, instrRVUsCount, instrRVUs,
1177                                linearDepMaps, vregIndexMaps, ssaIdIdxMap,
1178                                regTypesNum, regRanges);
1179                       
1180                        readSVRegs.clear();
1181                        writtenSVRegs.clear();
1182                        if (!hasNext)
1183                            break;
1184                        oldOffset = rvu.offset;
1185                        instrRVUsCount = 0;
1186                    }
1187                    if (hasNext && oldOffset < cblock.end && !rvu.useRegMode)
1188                        instrRVUs[instrRVUsCount++] = rvu;
1189                    if (oldOffset >= cblock.end)
1190                        break;
1191                   
1192                    for (uint16_t rindex = rvu.rstart; rindex < rvu.rend; rindex++)
1193                    {
1194                        // per register/singlvreg
1195                        AsmSingleVReg svreg{ rvu.regVar, rindex };
1196                        if (rvu.rwFlags == ASMRVU_WRITE && rvu.regField!=ASMFIELD_NONE)
1197                            writtenSVRegs.push_back(svreg);
1198                        else // read or treat as reading // expand previous region
1199                            readSVRegs.push_back(svreg);
1200                    }
1201                }
1202            }
1203            else
1204            {
1205                // back, already visited
1206                flowStack.pop_back();
1207                continue;
1208            }
1209        }
1210        if (entry.nextIndex < cblock.nexts.size())
1211        {
1212            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1213            entry.nextIndex++;
1214        }
1215        else if (entry.nextIndex==0 && cblock.nexts.empty() && !cblock.haveEnd)
1216        {
1217            flowStack.push_back({ entry.blockIndex+1, 0 });
1218            entry.nextIndex++;
1219        }
1220        else // back
1221        {
1222            // revert lastSSAIdMap
1223            blockInWay.erase(entry.blockIndex);
1224            flowStack.pop_back();
1225            if (!flowStack.empty())
1226                for (const auto& sentry: cblock.ssaInfoMap)
1227                {
1228                    auto lvrit = lastVRegMap.find(sentry.first);
1229                    if (lvrit != lastVRegMap.end())
1230                    {
1231                        std::vector<size_t>& lastPos = lvrit->second;
1232                        lastPos.pop_back();
1233                        if (lastPos.empty()) // just remove from lastVRegs
1234                            lastVRegMap.erase(lvrit);
1235                    }
1236                }
1237        }
1238    }
1239   
1240    // after, that resolve joins (join with already visited code)
1241    flowStack.clear();
1242    std::fill(visited.begin(), visited.end(), false);
1243   
1244    flowStack.push_back({ 0, 0 });
1245   
1246    while (!flowStack.empty())
1247    {
1248        FlowStackEntry3& entry = flowStack.back();
1249        CodeBlock& cblock = codeBlocks[entry.blockIndex];
1250       
1251        if (entry.nextIndex == 0)
1252        {
1253            // process current block
1254            if (!visited[entry.blockIndex])
1255                visited[entry.blockIndex] = true;
1256            else
1257            {
1258                joinRegVarLivenesses(flowStack, codeBlocks, vregIndexMaps,
1259                            livenesses, regTypesNum, regRanges);
1260                // back, already visited
1261                flowStack.pop_back();
1262                continue;
1263            }
1264        }
1265       
1266        if (entry.nextIndex < cblock.nexts.size())
1267        {
1268            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1269            entry.nextIndex++;
1270        }
1271        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
1272                // if have any call then go to next block
1273                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
1274                 !cblock.haveReturn && !cblock.haveEnd)
1275        {
1276            flowStack.push_back({ entry.blockIndex+1, 0 });
1277            entry.nextIndex++;
1278        }
1279        else // back
1280            flowStack.pop_back();
1281    }
1282   
1283    // move livenesses to AsmRegAllocator outLivenesses
1284    for (size_t regType = 0; regType < regTypesNum; regType++)
1285    {
1286        std::vector<Liveness>& livenesses2 = livenesses[regType];
1287        Array<OutLiveness>& outLivenesses2 = outLivenesses[regType];
1288        outLivenesses2.resize(livenesses2.size());
1289        for (size_t li = 0; li < livenesses2.size(); li++)
1290        {
1291            outLivenesses2[li].resize(livenesses2[li].l.size());
1292            std::copy(livenesses2[li].l.begin(), livenesses2[li].l.end(),
1293                      outLivenesses2[li].begin());
1294            livenesses2[li].clear();
1295        }
1296        livenesses2.clear();
1297    }
1298}
1299
1300void AsmRegAllocator::createInterferenceGraph()
1301{
1302    /// construct liveBlockMaps
1303    std::set<LiveBlock> liveBlockMaps[MAX_REGTYPES_NUM];
1304    for (size_t regType = 0; regType < regTypesNum; regType++)
1305    {
1306        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1307        Array<OutLiveness>& liveness = outLivenesses[regType];
1308        for (size_t li = 0; li < liveness.size(); li++)
1309        {
1310            OutLiveness& lv = liveness[li];
1311            for (const std::pair<size_t, size_t>& blk: lv)
1312                if (blk.first != blk.second)
1313                    liveBlockMap.insert({ blk.first, blk.second, li });
1314            lv.clear();
1315        }
1316        liveness.clear();
1317    }
1318   
1319    // create interference graphs
1320    for (size_t regType = 0; regType < regTypesNum; regType++)
1321    {
1322        InterGraph& interGraph = interGraphs[regType];
1323        interGraph.resize(graphVregsCounts[regType]);
1324        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1325       
1326        auto lit = liveBlockMap.begin();
1327        size_t rangeStart = 0;
1328        if (lit != liveBlockMap.end())
1329            rangeStart = lit->start;
1330        while (lit != liveBlockMap.end())
1331        {
1332            const size_t blkStart = lit->start;
1333            const size_t blkEnd = lit->end;
1334            size_t rangeEnd = blkEnd;
1335            auto liStart = liveBlockMap.lower_bound({ rangeStart, 0, 0 });
1336            auto liEnd = liveBlockMap.lower_bound({ rangeEnd, 0, 0 });
1337            // collect from this range, variable indices
1338            std::set<size_t> varIndices;
1339            for (auto lit2 = liStart; lit2 != liEnd; ++lit2)
1340                varIndices.insert(lit2->vidx);
1341            // push to intergraph as full subgGraph
1342            for (auto vit = varIndices.begin(); vit != varIndices.end(); ++vit)
1343                for (auto vit2 = varIndices.begin(); vit2 != varIndices.end(); ++vit2)
1344                    if (vit != vit2)
1345                        interGraph[*vit].insert(*vit2);
1346            // go to next live blocks
1347            rangeStart = rangeEnd;
1348            for (; lit != liveBlockMap.end(); ++lit)
1349                if (lit->start != blkStart && lit->end != blkEnd)
1350                    break;
1351            if (lit == liveBlockMap.end())
1352                break; //
1353            rangeStart = std::max(rangeStart, lit->start);
1354        }
1355    }
1356}
1357
1358/* algorithm to allocate regranges:
1359 * from smallest regranges to greatest regranges:
1360 *   choosing free register: from smallest free regranges
1361 *      to greatest regranges:
1362 *         in this same regrange:
1363 *               try to find free regs in regranges
1364 *               try to link free ends of two distinct regranges
1365 */
1366
1367void AsmRegAllocator::colorInterferenceGraph()
1368{
1369    const GPUArchitecture arch = getGPUArchitectureFromDeviceType(
1370                    assembler.deviceType);
1371   
1372    for (size_t regType = 0; regType < regTypesNum; regType++)
1373    {
1374        const size_t maxColorsNum = getGPUMaxRegistersNum(arch, regType);
1375        InterGraph& interGraph = interGraphs[regType];
1376        const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1377        Array<cxuint>& gcMap = graphColorMaps[regType];
1378       
1379        const size_t nodesNum = interGraph.size();
1380        gcMap.resize(nodesNum);
1381        std::fill(gcMap.begin(), gcMap.end(), cxuint(UINT_MAX));
1382        Array<size_t> sdoCounts(nodesNum);
1383        std::fill(sdoCounts.begin(), sdoCounts.end(), 0);
1384       
1385        SDOLDOCompare compare(interGraph, sdoCounts);
1386        std::set<size_t, SDOLDOCompare> nodeSet(compare);
1387        for (size_t i = 0; i < nodesNum; i++)
1388            nodeSet.insert(i);
1389       
1390        cxuint colorsNum = 0;
1391        // firstly, allocate real registers
1392        for (const auto& entry: vregIndexMap)
1393            if (entry.first.regVar == nullptr)
1394                gcMap[entry.second[0]] = colorsNum++;
1395       
1396        for (size_t colored = 0; colored < nodesNum; colored++)
1397        {
1398            size_t node = *nodeSet.begin();
1399            if (gcMap[node] != UINT_MAX)
1400                continue; // already colored
1401            size_t color = 0;
1402           
1403            for (color = 0; color <= colorsNum; color++)
1404            {
1405                // find first usable color
1406                bool thisSame = false;
1407                for (size_t nb: interGraph[node])
1408                    if (gcMap[nb] == color)
1409                    {
1410                        thisSame = true;
1411                        break;
1412                    }
1413                if (!thisSame)
1414                    break;
1415            }
1416            if (color==colorsNum) // add new color if needed
1417            {
1418                if (colorsNum >= maxColorsNum)
1419                    throw AsmException("Too many register is needed");
1420                colorsNum++;
1421            }
1422           
1423            gcMap[node] = color;
1424            // update SDO for node
1425            bool colorExists = false;
1426            for (size_t nb: interGraph[node])
1427                if (gcMap[nb] == color)
1428                {
1429                    colorExists = true;
1430                    break;
1431                }
1432            if (!colorExists)
1433                sdoCounts[node]++;
1434            // update SDO for neighbors
1435            for (size_t nb: interGraph[node])
1436            {
1437                colorExists = false;
1438                for (size_t nb2: interGraph[nb])
1439                    if (gcMap[nb2] == color)
1440                    {
1441                        colorExists = true;
1442                        break;
1443                    }
1444                if (!colorExists)
1445                {
1446                    if (gcMap[nb] == UINT_MAX)
1447                        nodeSet.erase(nb);  // before update we erase from nodeSet
1448                    sdoCounts[nb]++;
1449                    if (gcMap[nb] == UINT_MAX)
1450                        nodeSet.insert(nb); // after update, insert again
1451                }
1452            }
1453           
1454            gcMap[node] = color;
1455        }
1456    }
1457}
1458
1459void AsmRegAllocator::allocateRegisters(cxuint sectionId)
1460{
1461    // before any operation, clear all
1462    codeBlocks.clear();
1463    for (size_t i = 0; i < MAX_REGTYPES_NUM; i++)
1464    {
1465        graphVregsCounts[i] = 0;
1466        vregIndexMaps[i].clear();
1467        interGraphs[i].clear();
1468        linearDepMaps[i].clear();
1469        graphColorMaps[i].clear();
1470    }
1471    ssaReplacesMap.clear();
1472    cxuint maxRegs[MAX_REGTYPES_NUM];
1473    assembler.isaAssembler->getMaxRegistersNum(regTypesNum, maxRegs);
1474   
1475    // set up
1476    const AsmSection& section = assembler.sections[sectionId];
1477    createCodeStructure(section.codeFlow, section.content.size(), section.content.data());
1478    createSSAData(*section.usageHandler);
1479    applySSAReplaces();
1480    createLivenesses(*section.usageHandler);
1481    createInterferenceGraph();
1482    colorInterferenceGraph();
1483}
Note: See TracBrowser for help on using the repository browser.