source: CLRX/CLRadeonExtender/trunk/amdasm/AsmRegAlloc.cpp @ 4075

Last change on this file since 4075 was 4075, checked in by matszpk, 12 months ago

CLRadeonExtender: AsmRegAlloc?: Small optimization in putCrossBlockLivenesses.

File size: 68.8 KB
Line 
1/*
2 *  CLRadeonExtender - Unofficial OpenCL Radeon Extensions Library
3 *  Copyright (C) 2014-2018 Mateusz Szpakowski
4 *
5 *  This library is free software; you can redistribute it and/or
6 *  modify it under the terms of the GNU Lesser General Public
7 *  License as published by the Free Software Foundation; either
8 *  version 2.1 of the License, or (at your option) any later version.
9 *
10 *  This library is distributed in the hope that it will be useful,
11 *  but WITHOUT ANY WARRANTY; without even the implied warranty of
12 *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
13 *  Lesser General Public License for more details.
14 *
15 *  You should have received a copy of the GNU Lesser General Public
16 *  License along with this library; if not, write to the Free Software
17 *  Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301  USA
18 */
19
20#include <CLRX/Config.h>
21#include <assert.h>
22#include <iostream>
23#include <stack>
24#include <deque>
25#include <vector>
26#include <utility>
27#include <unordered_set>
28#include <map>
29#include <set>
30#include <unordered_map>
31#include <algorithm>
32#include <CLRX/utils/Utilities.h>
33#include <CLRX/utils/Containers.h>
34#include <CLRX/amdasm/Assembler.h>
35#include "AsmInternals.h"
36#include "AsmRegAlloc.h"
37
38using namespace CLRX;
39
40#if ASMREGALLOC_DEBUGDUMP
41std::ostream& operator<<(std::ostream& os, const CLRX::BlockIndex& v)
42{
43    if (v.pass==0)
44        return os << v.index;
45    else
46        return os << v.index << "#" << v.pass;
47}
48#endif
49
50ISAUsageHandler::ISAUsageHandler(const std::vector<cxbyte>& _content) :
51            content(_content), lastOffset(0), readOffset(0), instrStructPos(0),
52            regUsagesPos(0), regUsages2Pos(0), regVarUsagesPos(0),
53            pushedArgs(0), argPos(0), argFlags(0), isNext(false), useRegMode(false)
54{ }
55
56ISAUsageHandler::~ISAUsageHandler()
57{ }
58
59void ISAUsageHandler::rewind()
60{
61    readOffset = instrStructPos = 0;
62    regUsagesPos = regUsages2Pos = regVarUsagesPos = 0;
63    useRegMode = false;
64    pushedArgs = 0;
65    skipBytesInInstrStruct();
66}
67
68void ISAUsageHandler::skipBytesInInstrStruct()
69{
70    // do not add instruction size if usereg (usereg immediately before instr regusages)
71    if ((instrStructPos != 0 || argPos != 0) && !useRegMode)
72        readOffset += defaultInstrSize;
73    argPos = 0;
74    for (;instrStructPos < instrStruct.size() &&
75        instrStruct[instrStructPos] > 0x80; instrStructPos++)
76        readOffset += (instrStruct[instrStructPos] & 0x7f);
77    isNext = (instrStructPos < instrStruct.size());
78}
79
80void ISAUsageHandler::putSpace(size_t offset)
81{
82    if (lastOffset != offset)
83    {
84        flush(); // flush before new instruction
85        // useReg immediately before instruction regusages
86        size_t defaultInstrSize = (!useRegMode ? this->defaultInstrSize : 0);
87        if (lastOffset > offset)
88            throw AsmException("Offset before previous instruction");
89        if (!instrStruct.empty() && offset - lastOffset < defaultInstrSize)
90            throw AsmException("Offset between previous instruction");
91        size_t toSkip = !instrStruct.empty() ? 
92                offset - lastOffset - defaultInstrSize : offset;
93        while (toSkip > 0)
94        {
95            size_t skipped = std::min(toSkip, size_t(0x7f));
96            instrStruct.push_back(skipped | 0x80);
97            toSkip -= skipped;
98        }
99        lastOffset = offset;
100        argFlags = 0;
101        pushedArgs = 0;
102    } 
103}
104
105void ISAUsageHandler::pushUsage(const AsmRegVarUsage& rvu)
106{
107    if (lastOffset == rvu.offset && useRegMode)
108        flush(); // only flush if useRegMode and no change in offset
109    else // otherwise
110        putSpace(rvu.offset);
111    useRegMode = false;
112    if (rvu.regVar != nullptr)
113    {
114        argFlags |= (1U<<pushedArgs);
115        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
116            rvu.rwFlags, rvu.align });
117    }
118    else // reg usages
119        regUsages.push_back({ rvu.regField,cxbyte(rvu.rwFlags |
120                    getRwFlags(rvu.regField, rvu.rstart, rvu.rend)) });
121    pushedArgs++;
122}
123
124void ISAUsageHandler::pushUseRegUsage(const AsmRegVarUsage& rvu)
125{
126    if (lastOffset == rvu.offset && !useRegMode)
127        flush(); // only flush if useRegMode and no change in offset
128    else // otherwise
129        putSpace(rvu.offset);
130    useRegMode = true;
131    if (pushedArgs == 0 || pushedArgs == 256)
132    {
133        argFlags = 0;
134        pushedArgs = 0;
135        instrStruct.push_back(0x80); // sign of regvarusage from usereg
136        instrStruct.push_back(0);
137    }
138    if (rvu.regVar != nullptr)
139    {
140        argFlags |= (1U<<(pushedArgs & 7));
141        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
142            rvu.rwFlags, rvu.align });
143    }
144    else // reg usages
145        regUsages2.push_back({ rvu.rstart, rvu.rend, rvu.rwFlags });
146    pushedArgs++;
147    if ((pushedArgs & 7) == 0) // just flush per 8 bit
148    {
149        instrStruct.push_back(argFlags);
150        instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
151        argFlags = 0;
152    }
153}
154
155void ISAUsageHandler::flush()
156{
157    if (pushedArgs != 0)
158    {
159        if (!useRegMode)
160        {
161            // normal regvarusages
162            instrStruct.push_back(argFlags);
163            if ((argFlags & (1U<<(pushedArgs-1))) != 0)
164                regVarUsages.back().rwFlags |= 0x80;
165            else // reg usages
166                regUsages.back().rwFlags |= 0x80;
167        }
168        else
169        {
170            // use reg regvarusages
171            if ((pushedArgs & 7) != 0) //if only not pushed args remains
172                instrStruct.push_back(argFlags);
173            instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
174        }
175    }
176}
177
178AsmRegVarUsage ISAUsageHandler::nextUsage()
179{
180    if (!isNext)
181        throw AsmException("No reg usage in this code");
182    AsmRegVarUsage rvu;
183    // get regvarusage
184    bool lastRegUsage = false;
185    rvu.offset = readOffset;
186    if (!useRegMode && instrStruct[instrStructPos] == 0x80)
187    {
188        // useRegMode (begin fetching useregs)
189        useRegMode = true;
190        argPos = 0;
191        instrStructPos++;
192        // pushedArgs - numer of useregs, 0 - 256 useregs
193        pushedArgs = instrStruct[instrStructPos++];
194        argFlags = instrStruct[instrStructPos];
195    }
196    rvu.useRegMode = useRegMode; // no ArgPos
197   
198    if ((instrStruct[instrStructPos] & (1U << (argPos&7))) != 0)
199    {
200        // regvar usage
201        const AsmRegVarUsageInt& inRVU = regVarUsages[regVarUsagesPos++];
202        rvu.regVar = inRVU.regVar;
203        rvu.rstart = inRVU.rstart;
204        rvu.rend = inRVU.rend;
205        rvu.regField = inRVU.regField;
206        rvu.rwFlags = inRVU.rwFlags & ASMRVU_ACCESS_MASK;
207        rvu.align = inRVU.align;
208        if (!useRegMode)
209            lastRegUsage = ((inRVU.rwFlags&0x80) != 0);
210    }
211    else if (!useRegMode)
212    {
213        // simple reg usage
214        const AsmRegUsageInt& inRU = regUsages[regUsagesPos++];
215        rvu.regVar = nullptr;
216        const std::pair<uint16_t, uint16_t> regPair =
217                    getRegPair(inRU.regField, inRU.rwFlags);
218        rvu.rstart = regPair.first;
219        rvu.rend = regPair.second;
220        rvu.rwFlags = (inRU.rwFlags & ASMRVU_ACCESS_MASK);
221        rvu.regField = inRU.regField;
222        rvu.align = 0;
223        lastRegUsage = ((inRU.rwFlags&0x80) != 0);
224    }
225    else
226    {
227        // use reg (simple reg usage, second structure)
228        const AsmRegUsage2Int& inRU = regUsages2[regUsages2Pos++];
229        rvu.regVar = nullptr;
230        rvu.rstart = inRU.rstart;
231        rvu.rend = inRU.rend;
232        rvu.rwFlags = inRU.rwFlags;
233        rvu.regField = ASMFIELD_NONE;
234        rvu.align = 0;
235    }
236    argPos++;
237    if (useRegMode)
238    {
239        // if inside useregs
240        if (argPos == (pushedArgs&0xff))
241        {
242            instrStructPos++; // end
243            skipBytesInInstrStruct();
244            useRegMode = false;
245        }
246        else if ((argPos & 7) == 0) // fetch new flag
247        {
248            instrStructPos++;
249            argFlags = instrStruct[instrStructPos];
250        }
251    }
252    // after instr
253    if (lastRegUsage)
254    {
255        instrStructPos++;
256        skipBytesInInstrStruct();
257    }
258    return rvu;
259}
260
261AsmRegAllocator::AsmRegAllocator(Assembler& _assembler) : assembler(_assembler)
262{ }
263
264AsmRegAllocator::AsmRegAllocator(Assembler& _assembler,
265        const std::vector<CodeBlock>& _codeBlocks, const SSAReplacesMap& _ssaReplacesMap)
266        : assembler(_assembler), codeBlocks(_codeBlocks), ssaReplacesMap(_ssaReplacesMap)
267{ }
268
269static inline bool codeBlockStartLess(const AsmRegAllocator::CodeBlock& c1,
270                  const AsmRegAllocator::CodeBlock& c2)
271{ return c1.start < c2.start; }
272
273static inline bool codeBlockEndLess(const AsmRegAllocator::CodeBlock& c1,
274                  const AsmRegAllocator::CodeBlock& c2)
275{ return c1.end < c2.end; }
276
277void AsmRegAllocator::createCodeStructure(const std::vector<AsmCodeFlowEntry>& codeFlow,
278             size_t codeSize, const cxbyte* code)
279{
280    ISAAssembler* isaAsm = assembler.isaAssembler;
281    if (codeSize == 0)
282        return;
283    std::vector<size_t> splits;
284    std::vector<size_t> codeStarts;
285    std::vector<size_t> codeEnds;
286    codeStarts.push_back(0);
287    codeEnds.push_back(codeSize);
288    for (const AsmCodeFlowEntry& entry: codeFlow)
289    {
290        size_t instrAfter = 0;
291        if (entry.type == AsmCodeFlowType::JUMP || entry.type == AsmCodeFlowType::CJUMP ||
292            entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::RETURN)
293            instrAfter = entry.offset + isaAsm->getInstructionSize(
294                        codeSize - entry.offset, code + entry.offset);
295       
296        switch(entry.type)
297        {
298            case AsmCodeFlowType::START:
299                codeStarts.push_back(entry.offset);
300                break;
301            case AsmCodeFlowType::END:
302                codeEnds.push_back(entry.offset);
303                break;
304            case AsmCodeFlowType::JUMP:
305                splits.push_back(entry.target);
306                codeEnds.push_back(instrAfter);
307                break;
308            case AsmCodeFlowType::CJUMP:
309                splits.push_back(entry.target);
310                splits.push_back(instrAfter);
311                break;
312            case AsmCodeFlowType::CALL:
313                splits.push_back(entry.target);
314                splits.push_back(instrAfter);
315                break;
316            case AsmCodeFlowType::RETURN:
317                codeEnds.push_back(instrAfter);
318                break;
319            default:
320                break;
321        }
322    }
323    std::sort(splits.begin(), splits.end());
324    splits.resize(std::unique(splits.begin(), splits.end()) - splits.begin());
325    std::sort(codeEnds.begin(), codeEnds.end());
326    codeEnds.resize(std::unique(codeEnds.begin(), codeEnds.end()) - codeEnds.begin());
327    // remove codeStarts between codeStart and codeEnd
328    size_t i = 0;
329    size_t ii = 0;
330    size_t ei = 0; // codeEnd i
331    while (i < codeStarts.size())
332    {
333        size_t end = (ei < codeEnds.size() ? codeEnds[ei] : SIZE_MAX);
334        if (ei < codeEnds.size())
335            ei++;
336        codeStarts[ii++] = codeStarts[i];
337        // skip codeStart to end
338        for (i++ ;i < codeStarts.size() && codeStarts[i] < end; i++);
339    }
340    codeStarts.resize(ii);
341    // add next codeStarts
342    auto splitIt = splits.begin();
343    for (size_t codeEnd: codeEnds)
344    {
345        auto it = std::lower_bound(splitIt, splits.end(), codeEnd);
346        if (it != splits.end())
347        {
348            codeStarts.push_back(*it);
349            splitIt = it;
350        }
351        else // if end
352            break;
353    }
354   
355    std::sort(codeStarts.begin(), codeStarts.end());
356    codeStarts.resize(std::unique(codeStarts.begin(), codeStarts.end()) -
357                codeStarts.begin());
358    // divide to blocks
359    splitIt = splits.begin();
360    for (size_t codeStart: codeStarts)
361    {
362        size_t codeEnd = *std::upper_bound(codeEnds.begin(), codeEnds.end(), codeStart);
363        splitIt = std::lower_bound(splitIt, splits.end(), codeStart);
364       
365        if (splitIt != splits.end() && *splitIt==codeStart)
366            ++splitIt; // skip split in codeStart
367       
368        for (size_t start = codeStart; start < codeEnd; )
369        {
370            size_t end = codeEnd;
371            if (splitIt != splits.end())
372            {
373                end = std::min(end, *splitIt);
374                ++splitIt;
375            }
376            codeBlocks.push_back({ start, end, { }, false, false, false });
377            start = end;
378        }
379    }
380    // force empty block at end if some jumps goes to its
381    if (!codeEnds.empty() && !codeStarts.empty() && !splits.empty() &&
382        codeStarts.back()==codeEnds.back() && codeStarts.back() == splits.back())
383        codeBlocks.push_back({ codeStarts.back(), codeStarts.back(), { },
384                             false, false, false });
385   
386    // construct flow-graph
387    for (const AsmCodeFlowEntry& entry: codeFlow)
388        if (entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::JUMP ||
389            entry.type == AsmCodeFlowType::CJUMP || entry.type == AsmCodeFlowType::RETURN)
390        {
391            std::vector<CodeBlock>::iterator it;
392            size_t instrAfter = entry.offset + isaAsm->getInstructionSize(
393                        codeSize - entry.offset, code + entry.offset);
394           
395            if (entry.type != AsmCodeFlowType::RETURN)
396                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
397                        CodeBlock{ entry.target }, codeBlockStartLess);
398            else // return
399            {
400                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
401                        CodeBlock{ 0, instrAfter }, codeBlockEndLess);
402                // if block have return
403                if (it != codeBlocks.end())
404                    it->haveEnd = it->haveReturn = true;
405                continue;
406            }
407           
408            if (it == codeBlocks.end())
409                continue; // error!
410            auto it2 = std::lower_bound(codeBlocks.begin(), codeBlocks.end(),
411                    CodeBlock{ instrAfter }, codeBlockStartLess);
412            auto curIt = it2;
413            --curIt;
414           
415            curIt->nexts.push_back({ size_t(it - codeBlocks.begin()),
416                        entry.type == AsmCodeFlowType::CALL });
417            curIt->haveCalls |= entry.type == AsmCodeFlowType::CALL;
418            if (entry.type == AsmCodeFlowType::CJUMP ||
419                 entry.type == AsmCodeFlowType::CALL)
420            {
421                curIt->haveEnd = false; // revert haveEnd if block have cond jump or call
422                if (it2 != codeBlocks.end() && entry.type == AsmCodeFlowType::CJUMP)
423                    // add next next block (only for cond jump)
424                    curIt->nexts.push_back({ size_t(it2 - codeBlocks.begin()), false });
425            }
426            else if (entry.type == AsmCodeFlowType::JUMP)
427                curIt->haveEnd = true; // set end
428        }
429    // force haveEnd for block with cf_end
430    for (const AsmCodeFlowEntry& entry: codeFlow)
431        if (entry.type == AsmCodeFlowType::END)
432        {
433            auto it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
434                    CodeBlock{ 0, entry.offset }, codeBlockEndLess);
435            if (it != codeBlocks.end())
436                it->haveEnd = true;
437        }
438   
439    if (!codeBlocks.empty()) // always set haveEnd to last block
440        codeBlocks.back().haveEnd = true;
441   
442    // reduce nexts
443    for (CodeBlock& block: codeBlocks)
444    {
445        // first non-call nexts, for correct resolving SSA conflicts
446        std::sort(block.nexts.begin(), block.nexts.end(),
447                  [](const NextBlock& n1, const NextBlock& n2)
448                  { return int(n1.isCall)<int(n2.isCall) ||
449                      (n1.isCall == n2.isCall && n1.block < n2.block); });
450        auto it = std::unique(block.nexts.begin(), block.nexts.end(),
451                  [](const NextBlock& n1, const NextBlock& n2)
452                  { return n1.block == n2.block && n1.isCall == n2.isCall; });
453        block.nexts.resize(it - block.nexts.begin());
454    }
455}
456
457
458void AsmRegAllocator::applySSAReplaces()
459{
460    if (ssaReplacesMap.empty())
461        return; // do nothing
462   
463    /* prepare SSA id replaces */
464    struct MinSSAGraphNode
465    {
466        size_t minSSAId;
467        bool visited;
468        std::unordered_set<size_t> nexts;
469        MinSSAGraphNode() : minSSAId(SIZE_MAX), visited(false)
470        { }
471    };
472   
473    typedef std::map<size_t, MinSSAGraphNode, std::greater<size_t> > SSAGraphNodesMap;
474   
475    struct MinSSAGraphStackEntry
476    {
477        SSAGraphNodesMap::iterator nodeIt;
478        std::unordered_set<size_t>::const_iterator nextIt;
479        size_t minSSAId;
480       
481        MinSSAGraphStackEntry(
482                SSAGraphNodesMap::iterator _nodeIt,
483                std::unordered_set<size_t>::const_iterator _nextIt,
484                size_t _minSSAId = SIZE_MAX)
485                : nodeIt(_nodeIt), nextIt(_nextIt), minSSAId(_minSSAId)
486        { }
487    };
488   
489    for (auto& entry: ssaReplacesMap)
490    {
491        ARDOut << "SSAReplace: " << entry.first.regVar << "." << entry.first.index << "\n";
492        VectorSet<SSAReplace>& replaces = entry.second;
493        std::sort(replaces.begin(), replaces.end(), std::greater<SSAReplace>());
494        replaces.resize(std::unique(replaces.begin(), replaces.end()) - replaces.begin());
495        VectorSet<SSAReplace> newReplaces;
496       
497        SSAGraphNodesMap ssaGraphNodes;
498       
499        auto it = replaces.begin();
500        while (it != replaces.end())
501        {
502            auto itEnd = std::upper_bound(it, replaces.end(),
503                    std::make_pair(it->first, size_t(0)), std::greater<SSAReplace>());
504            {
505                auto itLast = itEnd;
506                --itLast;
507                MinSSAGraphNode& node = ssaGraphNodes[it->first];
508                node.minSSAId = std::min(node.minSSAId, itLast->second);
509                for (auto it2 = it; it2 != itEnd; ++it2)
510                {
511                    node.nexts.insert(it2->second);
512                    ssaGraphNodes.insert({ it2->second, MinSSAGraphNode() });
513                }
514            }
515            it = itEnd;
516        }
517        /*for (const auto& v: ssaGraphNodes)
518            ARDOut << "  SSANode: " << v.first << ":" << &v.second << " minSSAID: " <<
519                            v.second.minSSAId << std::endl;*/
520        // propagate min value
521        std::stack<MinSSAGraphStackEntry> minSSAStack;
522       
523        // initialize parents and new nexts
524        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
525                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
526        {
527            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
528            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
529            // traverse with minimalize SSA id
530            while (!minSSAStack.empty())
531            {
532                MinSSAGraphStackEntry& entry = minSSAStack.top();
533                MinSSAGraphNode& node = entry.nodeIt->second;
534                bool toPop = false;
535                if (entry.nextIt == node.nexts.begin())
536                {
537                    toPop = node.visited;
538                    node.visited = true;
539                }
540                if (!toPop && entry.nextIt != node.nexts.end())
541                {
542                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
543                    if (nodeIt != ssaGraphNodes.end())
544                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
545                                    size_t(0) });
546                    ++entry.nextIt;
547                }
548                else
549                {
550                    minSSAStack.pop();
551                    if (!minSSAStack.empty())
552                        node.nexts.insert(minSSAStack.top().nodeIt->first);
553                }
554            }
555           
556            // skip visited nodes
557            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
558                if (!ssaGraphNodeIt->second.visited)
559                    break;
560        }
561       
562        /*for (const auto& v: ssaGraphNodes)
563        {
564            ARDOut << "  Nexts: " << v.first << ":" << &v.second << " nexts:";
565            for (size_t p: v.second.nexts)
566                ARDOut << " " << p;
567            ARDOut << "\n";
568        }*/
569       
570        for (auto& entry: ssaGraphNodes)
571            entry.second.visited = false;
572       
573        std::vector<MinSSAGraphNode*> toClear; // nodes to clear
574       
575        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
576                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
577        {
578            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
579            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
580            // traverse with minimalize SSA id
581            while (!minSSAStack.empty())
582            {
583                MinSSAGraphStackEntry& entry = minSSAStack.top();
584                MinSSAGraphNode& node = entry.nodeIt->second;
585                bool toPop = false;
586                if (entry.nextIt == node.nexts.begin())
587                {
588                    toPop = node.visited;
589                    if (!node.visited)
590                        // this flag visited for this node will be clear after this pass
591                        toClear.push_back(&node);
592                    node.visited = true;
593                }
594               
595                // try to children only all parents are visited and if parent has children
596                if (!toPop && entry.nextIt != node.nexts.end())
597                {
598                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
599                    if (nodeIt != ssaGraphNodes.end())
600                    {
601                        ARDOut << "  Node: " <<
602                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
603                                node.minSSAId << " to " <<
604                                nodeIt->first << ":" << &(nodeIt->second) <<
605                                " minSSAId: " << nodeIt->second.minSSAId << "\n";
606                        nodeIt->second.minSSAId =
607                                std::min(nodeIt->second.minSSAId, node.minSSAId);
608                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
609                                nodeIt->second.minSSAId });
610                    }
611                    ++entry.nextIt;
612                }
613                else
614                {
615                    node.minSSAId = std::min(node.minSSAId, entry.minSSAId);
616                    ARDOut << "    Node: " <<
617                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
618                                node.minSSAId << "\n";
619                    minSSAStack.pop();
620                    if (!minSSAStack.empty())
621                    {
622                        MinSSAGraphStackEntry& pentry = minSSAStack.top();
623                        pentry.minSSAId = std::min(pentry.minSSAId, node.minSSAId);
624                    }
625                }
626            }
627           
628            const size_t minSSAId = ssaGraphNodeIt->second.minSSAId;
629           
630            // skip visited nodes
631            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
632                if (!ssaGraphNodeIt->second.visited)
633                    break;
634            // zeroing visited
635            for (MinSSAGraphNode* node: toClear)
636            {
637                node->minSSAId = minSSAId; // fill up by minSSAId
638                node->visited = false;
639            }
640            toClear.clear();
641        }
642       
643        for (const auto& entry: ssaGraphNodes)
644            newReplaces.push_back({ entry.first, entry.second.minSSAId });
645       
646        std::sort(newReplaces.begin(), newReplaces.end());
647        entry.second = newReplaces;
648    }
649   
650    /* apply SSA id replaces */
651    for (CodeBlock& cblock: codeBlocks)
652        for (auto& ssaEntry: cblock.ssaInfoMap)
653        {
654            auto it = ssaReplacesMap.find(ssaEntry.first);
655            if (it == ssaReplacesMap.end())
656                continue;
657            SSAInfo& sinfo = ssaEntry.second;
658            VectorSet<SSAReplace>& replaces = it->second;
659            if (sinfo.readBeforeWrite)
660            {
661                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
662                                 ssaEntry.second.ssaIdBefore);
663                if (rit != replaces.end())
664                    sinfo.ssaIdBefore = rit->second; // replace
665            }
666            if (sinfo.ssaIdFirst != SIZE_MAX)
667            {
668                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
669                                 ssaEntry.second.ssaIdFirst);
670                if (rit != replaces.end())
671                    sinfo.ssaIdFirst = rit->second; // replace
672            }
673            if (sinfo.ssaIdLast != SIZE_MAX)
674            {
675                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
676                                 ssaEntry.second.ssaIdLast);
677                if (rit != replaces.end())
678                    sinfo.ssaIdLast = rit->second; // replace
679            }
680        }
681   
682    // clear ssa replaces
683    ssaReplacesMap.clear();
684}
685
686static cxuint getRegType(size_t regTypesNum, const cxuint* regRanges,
687            const AsmSingleVReg& svreg)
688{
689    cxuint regType; // regtype
690    if (svreg.regVar!=nullptr)
691        regType = svreg.regVar->type;
692    else
693        for (regType = 0; regType < regTypesNum; regType++)
694            if (svreg.index >= regRanges[regType<<1] &&
695                svreg.index < regRanges[(regType<<1)+1])
696                break;
697    return regType;
698}
699
700static Liveness& getLiveness(const AsmSingleVReg& svreg, size_t ssaIdIdx,
701        const AsmRegAllocator::SSAInfo& ssaInfo, std::vector<Liveness>* livenesses,
702        const VarIndexMap* vregIndexMaps, size_t regTypesNum, const cxuint* regRanges)
703{
704    size_t ssaId;
705    if (svreg.regVar==nullptr)
706        ssaId = 0;
707    else if (ssaIdIdx==0)
708        ssaId = ssaInfo.ssaIdBefore;
709    else if (ssaIdIdx==1)
710        ssaId = ssaInfo.ssaIdFirst;
711    else if (ssaIdIdx<ssaInfo.ssaIdChange)
712        ssaId = ssaInfo.ssaId + ssaIdIdx-1;
713    else // last
714        ssaId = ssaInfo.ssaIdLast;
715   
716    cxuint regType = getRegType(regTypesNum, regRanges, svreg); // regtype
717    const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
718    const std::vector<size_t>& ssaIdIndices = vregIndexMap.find(svreg)->second;
719    ARDOut << "lvn[" << regType << "][" << ssaIdIndices[ssaId] << "]. ssaIdIdx: " <<
720            ssaIdIdx << ". ssaId: " << ssaId << ". svreg: " << svreg.regVar << ":" <<
721            svreg.index << "\n";
722    return livenesses[regType][ssaIdIndices[ssaId]];
723}
724
725static Liveness& getLiveness2(const AsmSingleVReg& svreg,
726        size_t ssaId, std::vector<Liveness>* livenesses,
727        const VarIndexMap* vregIndexMaps, size_t regTypesNum, const cxuint* regRanges)
728{
729    cxuint regType = getRegType(regTypesNum, regRanges, svreg); // regtype
730    const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
731    const std::vector<size_t>& ssaIdIndices = vregIndexMap.find(svreg)->second;
732    ARDOut << "lvn[" << regType << "][" << ssaIdIndices[ssaId] << "]. ssaId: " <<
733            ssaId << ". svreg: " << svreg.regVar << ":" << svreg.index << "\n";
734    return livenesses[regType][ssaIdIndices[ssaId]];
735}
736
737/* TODO: add handling calls
738 * handle many start points in this code (for example many kernel's in same code)
739 * replace sets by vector, and sort and remove same values on demand
740 */
741
742/* join livenesses between consecutive code blocks */
743static void putCrossBlockLivenesses(const std::deque<FlowStackEntry3>& flowStack,
744        const std::vector<CodeBlock>& codeBlocks, const LastVRegMap& lastVRegMap,
745        std::vector<Liveness>* livenesses, const VarIndexMap* vregIndexMaps,
746        size_t regTypesNum, const cxuint* regRanges)
747{
748    ARDOut << "putCrossBlockLv block: " << flowStack.back().blockIndex << "\n";
749    const CodeBlock& cblock = codeBlocks[flowStack.back().blockIndex];
750    for (const auto& entry: cblock.ssaInfoMap)
751        if (entry.second.readBeforeWrite)
752        {
753            // find last
754            auto lvrit = lastVRegMap.find(entry.first);
755            FlowStackCIter flit = flowStack.begin();
756            if (lvrit != lastVRegMap.end())
757                flit += lvrit->second.back();
758           
759            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
760            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
761            const std::vector<size_t>& ssaIdIndices =
762                        vregIndexMap.find(entry.first)->second;
763            Liveness& lv = livenesses[regType][ssaIdIndices[entry.second.ssaIdBefore]];
764            FlowStackCIter flitEnd = flowStack.end();
765            --flitEnd; // before last element
766           
767            ARDOut << "  putCross for " << entry.first.regVar << ":" <<
768                    entry.first.index << "\n";
769            // insert live time to last seen position
770            const CodeBlock& lastBlk = codeBlocks[flit->blockIndex];
771           
772            auto sinfoIt = lastBlk.ssaInfoMap.find(entry.first);
773            size_t lastPos = lastBlk.start;
774            if (sinfoIt != lastBlk.ssaInfoMap.end())
775            {
776                // if begin at some point at last block
777                lastPos = sinfoIt->second.lastPos;
778                lv.insert(lastPos + 1, lastBlk.end);
779                ++flit; // skip last block in stack
780            }
781           
782            for (; flit != flitEnd; ++flit)
783            {
784                const CodeBlock& cblock = codeBlocks[flit->blockIndex];
785                lv.insert(cblock.start, cblock.end);
786            }
787        }
788}
789
790static void joinSVregWithVisited(const SVRegMap* stackVarMap, const AsmSingleVReg& vreg,
791            size_t ssaIdNextBefore, const std::deque<FlowStackEntry3>& prevFlowStack,
792            const std::vector<CodeBlock>& codeBlocks, const VarIndexMap* vregIndexMaps,
793            std::vector<Liveness>* livenesses, size_t regTypesNum, const cxuint* regRanges)
794{
795    auto pfEnd = prevFlowStack.end();
796    --pfEnd;
797   
798    // join liveness for this variable ssaId>.
799    // only if in previous block previous SSAID is
800    // read before all writes
801    auto it = stackVarMap->find(vreg);
802   
803    const size_t pfStart = (it != stackVarMap->end() ? it->second : 0);
804    //if (it == stackVarMap.end())
805        //continue;
806    // fill up previous part
807    Liveness& lv = getLiveness2(vreg, ssaIdNextBefore,
808            livenesses, vregIndexMaps, regTypesNum, regRanges);
809    auto flit = prevFlowStack.begin() + pfStart;
810    {
811        // fill up liveness for first code block
812        const CodeBlock& cblock = codeBlocks[flit->blockIndex];
813        auto ssaInfoIt = cblock.ssaInfoMap.find(vreg);
814        size_t prevLastPos = (ssaInfoIt != cblock.ssaInfoMap.end()) ?
815                ssaInfoIt->second.lastPos+1 : cblock.start;
816        lv.insert(prevLastPos, cblock.end);
817    }
818   
819    for (++flit; flit != pfEnd; ++flit)
820    {
821        const CodeBlock& cblock = codeBlocks[flit->blockIndex];
822        lv.insert(cblock.start, cblock.end);
823    }
824}
825
826// add new join second cache entry with readBeforeWrite for all encountered regvars
827static void addJoinSecCacheEntry(//const RoutineMap& routineMap,
828                const std::vector<CodeBlock>& codeBlocks,
829                SimpleCache<size_t, SVRegMap>& joinSecondPointsCache,
830                size_t nextBlock)
831{
832    ARDOut << "addJoinSecCacheEntry: " << nextBlock << "\n";
833    //std::stack<CallStackEntry> callStack = prevCallStack;
834    // traverse by graph from next block
835    std::deque<FlowStackEntry3> flowStack;
836    flowStack.push_back({ nextBlock, 0 });
837    CBlockBitPool visited(codeBlocks.size(), false);
838   
839    SVRegBlockMap alreadyReadMap;
840    SVRegMap cacheSecPoints;
841   
842    while (!flowStack.empty())
843    {
844        FlowStackEntry3& entry = flowStack.back();
845        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
846       
847        if (entry.nextIndex == 0)
848        {
849            // process current block
850            if (!visited[entry.blockIndex])
851            {
852                visited[entry.blockIndex] = true;
853                ARDOut << "  resolv (cache): " << entry.blockIndex << "\n";
854               
855                const SVRegMap* resSecondPoints =
856                            joinSecondPointsCache.use(entry.blockIndex);
857                if (resSecondPoints == nullptr)
858                {
859                    // if joinSecondPointCache not found
860                    for (auto& sentry: cblock.ssaInfoMap)
861                    {
862                        const SSAInfo& sinfo = sentry.second;
863                        auto res = alreadyReadMap.insert(
864                                    { sentry.first, entry.blockIndex });
865                       
866                        if (res.second && sinfo.readBeforeWrite)
867                        {
868                            auto res = cacheSecPoints.insert(
869                                        { sentry.first, sinfo.ssaIdBefore });
870                           
871                            if (!res.second)
872                                res.first->second = sinfo.ssaIdBefore;
873                        }
874                    }
875                }
876                else // to use cache
877                {
878                    // add to current cache sec points
879                    for (const auto& rsentry: *resSecondPoints)
880                    {
881                        const bool alreadyRead =
882                            alreadyReadMap.find(rsentry.first) != alreadyReadMap.end();
883                        if (!alreadyRead)
884                        {
885                            auto res = cacheSecPoints.insert(rsentry);
886                            if (!res.second)
887                                res.first->second = rsentry.second;
888                        }
889                    }
890                    flowStack.pop_back();
891                    continue;
892                }
893            }
894            else
895            {
896                // back, already visited
897                ARDOut << "join already (cache): " << entry.blockIndex << "\n";
898                flowStack.pop_back();
899                continue;
900            }
901        }
902       
903        if (entry.nextIndex < cblock.nexts.size())
904        {
905            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
906            entry.nextIndex++;
907        }
908        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
909                // if have any call then go to next block
910                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
911                 !cblock.haveReturn && !cblock.haveEnd)
912        {
913            // add toResolveMap ssaIds inside called routines
914            /*for (const auto& next: cblock.nexts)
915                if (next.isCall)
916                {
917                    const RoutineData& rdata = routineMap.find(next.block)->second;
918                    for (const auto& v: rdata.rbwSSAIdMap)
919                        alreadyReadMap.insert({v.first, entry.blockIndex });
920                    for (const auto& v: rdata.lastSSAIdMap)
921                        alreadyReadMap.insert({v.first, entry.blockIndex });
922                }*/
923           
924            flowStack.push_back({ entry.blockIndex+1, 0 });
925            entry.nextIndex++;
926        }
927        else // back
928        {
929            // remove old to resolve in leaved way to allow collecting next ssaId
930            // before write (can be different due to earlier visit)
931            /*for (const auto& next: cblock.nexts)
932                if (next.isCall)
933                {
934                    const RoutineData& rdata = routineMap.find(next.block)->second;
935                    for (const auto& v: rdata.rbwSSAIdMap)
936                    {
937                        auto it = alreadyReadMap.find(v.first);
938                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
939                            alreadyReadMap.erase(it);
940                    }
941                    for (const auto& v: rdata.lastSSAIdMap)
942                    {
943                        auto it = alreadyReadMap.find(v.first);
944                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
945                            alreadyReadMap.erase(it);
946                    }
947                }*/
948           
949            for (const auto& sentry: cblock.ssaInfoMap)
950            {
951                auto it = alreadyReadMap.find(sentry.first);
952                if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
953                    // remove old to resolve in leaved way to allow collecting next ssaId
954                    // before write (can be different due to earlier visit)
955                    alreadyReadMap.erase(it);
956            }
957            ARDOut << "  popjoin (cache)\n";
958            flowStack.pop_back();
959        }
960    }
961   
962    joinSecondPointsCache.put(nextBlock, cacheSecPoints);
963}
964
965static void joinRegVarLivenesses(const std::deque<FlowStackEntry3>& prevFlowStack,
966        const std::vector<CodeBlock>& codeBlocks,
967        const PrevWaysIndexMap& prevWaysIndexMap,
968        const std::vector<bool>& waysToCache, ResSecondPointsToCache& cblocksToCache,
969        SimpleCache<size_t, SVRegMap>& joinFirstPointsCache,
970        SimpleCache<size_t, SVRegMap>& joinSecondPointsCache,
971        const VarIndexMap* vregIndexMaps,
972        std::vector<Liveness>* livenesses, size_t regTypesNum, const cxuint* regRanges)
973{
974    size_t nextBlock = prevFlowStack.back().blockIndex;
975    auto pfEnd = prevFlowStack.end();
976    --pfEnd;
977    ARDOut << "startJoinLv: " << (pfEnd-1)->blockIndex << "," << nextBlock << "\n";
978    // key - varreg, value - last position in previous flowStack
979    SVRegMap stackVarMap;
980   
981    size_t pfStartIndex = 0;
982    {
983        auto pfPrev = pfEnd;
984        --pfPrev;
985        auto it = prevWaysIndexMap.find(pfPrev->blockIndex);
986        if (it != prevWaysIndexMap.end())
987        {
988            const SVRegMap* cached = joinFirstPointsCache.use(it->second.first);
989            if (cached!=nullptr)
990            {
991                ARDOut << "use pfcached: " << it->second.first << ", " <<
992                        it->second.second << "\n";
993                stackVarMap = *cached;
994                pfStartIndex = it->second.second+1;
995               
996                // apply missing calls at end of the cached
997                //const CodeBlock& cblock = codeBlocks[it->second.first];
998               
999                //const FlowStackEntry3& entry = *(prevFlowStack.begin()+pfStartIndex-1);
1000                //if (entry.nextIndex > cblock.nexts.size())
1001                   // applyCallToStackVarMap(cblock, routineMap, stackVarMap, -1, -1);
1002            }
1003        }
1004    }
1005   
1006    for (auto pfit = prevFlowStack.begin()+pfStartIndex; pfit != pfEnd; ++pfit)
1007    {
1008        const FlowStackEntry3& entry = *pfit;
1009        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
1010        for (const auto& sentry: cblock.ssaInfoMap)
1011            stackVarMap[sentry.first] = pfit - prevFlowStack.begin();
1012       
1013        // put to first point cache
1014        if (waysToCache[pfit->blockIndex] &&
1015            !joinFirstPointsCache.hasKey(pfit->blockIndex))
1016        {
1017            ARDOut << "put pfcache " << pfit->blockIndex << "\n";
1018            joinFirstPointsCache.put(pfit->blockIndex, stackVarMap);
1019        }
1020    }
1021   
1022    SVRegMap cacheSecPoints;
1023    const bool toCache = (!joinSecondPointsCache.hasKey(nextBlock)) &&
1024                cblocksToCache.count(nextBlock)>=2;
1025   
1026    // traverse by graph from next block
1027    std::deque<FlowStackEntry3> flowStack;
1028    flowStack.push_back({ nextBlock, 0 });
1029    std::vector<bool> visited(codeBlocks.size(), false);
1030   
1031    // already read in current path
1032    // key - vreg, value - source block where vreg of conflict found
1033    SVRegMap alreadyReadMap;
1034   
1035    while (!flowStack.empty())
1036    {
1037        FlowStackEntry3& entry = flowStack.back();
1038        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
1039       
1040        if (entry.nextIndex == 0)
1041        {
1042            // process current block
1043            if (!visited[entry.blockIndex])
1044            {
1045                visited[entry.blockIndex] = true;
1046                ARDOut << "  lvjoin: " << entry.blockIndex << "\n";
1047               
1048                const SVRegMap* joinSecondPoints =
1049                        joinSecondPointsCache.use(entry.blockIndex);
1050               
1051                if (joinSecondPoints == nullptr)
1052                    for (const auto& sentry: cblock.ssaInfoMap)
1053                    {
1054                        const SSAInfo& sinfo = sentry.second;
1055                        auto res = alreadyReadMap.insert(
1056                                    { sentry.first, entry.blockIndex });
1057                       
1058                        if (toCache)
1059                        {
1060                            auto res = cacheSecPoints.insert({ sentry.first,
1061                                        sinfo.ssaIdBefore });
1062                            if (!res.second)
1063                                res.first->second = sinfo.ssaIdBefore;
1064                        }
1065                       
1066                        if (res.second && sinfo.readBeforeWrite)
1067                            joinSVregWithVisited(&stackVarMap, sentry.first,
1068                                sentry.second.ssaIdBefore, prevFlowStack, codeBlocks,
1069                                vregIndexMaps, livenesses, regTypesNum, regRanges);
1070                    }
1071                else
1072                {
1073                    ARDOut << "use join secPointCache: " << entry.blockIndex << "\n";
1074                    // add to current cache sec points
1075                    for (const auto& rsentry: *joinSecondPoints)
1076                    {
1077                        const bool alreadyRead =
1078                            alreadyReadMap.find(rsentry.first) != alreadyReadMap.end();
1079                       
1080                        if (!alreadyRead)
1081                            joinSVregWithVisited(&stackVarMap, rsentry.first,
1082                                    rsentry.second, prevFlowStack, codeBlocks,
1083                                    vregIndexMaps, livenesses, regTypesNum, regRanges);
1084                       
1085                        if (!alreadyRead)
1086                        {
1087                            auto res = cacheSecPoints.insert(rsentry);
1088                            if (!res.second)
1089                                res.first->second = rsentry.second;
1090                        }
1091                    }
1092                    flowStack.pop_back();
1093                    continue;
1094                }
1095            }
1096            else
1097            {
1098                cblocksToCache.increase(entry.blockIndex);
1099                ARDOut << "jcblockToCache: " << entry.blockIndex << "=" <<
1100                            cblocksToCache.count(entry.blockIndex) << "\n";
1101                // back, already visited
1102                ARDOut << "join already: " << entry.blockIndex << "\n";
1103                flowStack.pop_back();
1104                continue;
1105            }
1106        }
1107       
1108        if (entry.nextIndex < cblock.nexts.size())
1109        {
1110            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1111            entry.nextIndex++;
1112        }
1113        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
1114                // if have any call then go to next block
1115                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
1116                 !cblock.haveReturn && !cblock.haveEnd)
1117        {
1118            // add toResolveMap ssaIds inside called routines
1119            /*for (const auto& next: cblock.nexts)
1120                if (next.isCall)
1121                {
1122                    const RoutineData& rdata = routineMap.find(next.block)->second;
1123                    for (const auto& v: rdata.rbwSSAIdMap)
1124                        alreadyReadMap.insert({v.first, entry.blockIndex });
1125                    for (const auto& v: rdata.lastSSAIdMap)
1126                        alreadyReadMap.insert({v.first, entry.blockIndex });
1127                }*/
1128           
1129            flowStack.push_back({ entry.blockIndex+1, 0 });
1130            entry.nextIndex++;
1131        }
1132        else // back
1133        {
1134            // remove old to resolve in leaved way to allow collecting next ssaId
1135            // before write (can be different due to earlier visit)
1136            /*for (const auto& next: cblock.nexts)
1137                if (next.isCall)
1138                {
1139                    const RoutineData& rdata = routineMap.find(next.block)->second;
1140                    for (const auto& v: rdata.rbwSSAIdMap)
1141                    {
1142                        auto it = alreadyReadMap.find(v.first);
1143                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1144                            alreadyReadMap.erase(it);
1145                    }
1146                    for (const auto& v: rdata.lastSSAIdMap)
1147                    {
1148                        auto it = alreadyReadMap.find(v.first);
1149                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1150                            alreadyReadMap.erase(it);
1151                    }
1152                }*/
1153           
1154            for (const auto& sentry: cblock.ssaInfoMap)
1155            {
1156                auto it = alreadyReadMap.find(sentry.first);
1157                if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1158                    // remove old to resolve in leaved way to allow collecting next ssaId
1159                    // before write (can be different due to earlier visit)
1160                    alreadyReadMap.erase(it);
1161            }
1162            ARDOut << "  popjoin\n";
1163           
1164            /*if (cblocksToCache.count(entry.blockIndex)==2 &&
1165                !joinSecondPointsCache.hasKey(entry.blockIndex))
1166                // add to cache
1167                addResSecCacheEntry(routineMap, codeBlocks, joinSecondPointsCache,
1168                            entry.blockIndex);*/
1169           
1170            flowStack.pop_back();
1171        }
1172    }
1173}
1174
1175static void addUsageDeps(const cxbyte* ldeps, cxuint rvusNum,
1176            const AsmRegVarUsage* rvus, LinearDepMap* ldepsOut,
1177            const VarIndexMap* vregIndexMaps, const SVRegMap& ssaIdIdxMap,
1178            size_t regTypesNum, const cxuint* regRanges)
1179{
1180    // add linear deps
1181    cxuint count = ldeps[0];
1182    cxuint pos = 1;
1183    cxbyte rvuAdded = 0;
1184    for (cxuint i = 0; i < count; i++)
1185    {
1186        cxuint ccount = ldeps[pos++];
1187        std::vector<size_t> vidxes;
1188        cxuint regType = UINT_MAX;
1189        cxbyte align = rvus[ldeps[pos]].align;
1190        for (cxuint j = 0; j < ccount; j++)
1191        {
1192            rvuAdded |= 1U<<ldeps[pos];
1193            const AsmRegVarUsage& rvu = rvus[ldeps[pos++]];
1194            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
1195            {
1196                AsmSingleVReg svreg = {rvu.regVar, k};
1197                auto sit = ssaIdIdxMap.find(svreg);
1198                if (regType==UINT_MAX)
1199                    regType = getRegType(regTypesNum, regRanges, svreg);
1200                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1201                const std::vector<size_t>& ssaIdIndices =
1202                            vregIndexMap.find(svreg)->second;
1203                // push variable index
1204                vidxes.push_back(ssaIdIndices[sit->second]);
1205            }
1206        }
1207        ldepsOut[regType][vidxes[0]].align = align;
1208        for (size_t k = 1; k < vidxes.size(); k++)
1209        {
1210            ldepsOut[regType][vidxes[k-1]].nextVidxes.insertValue(vidxes[k]);
1211            ldepsOut[regType][vidxes[k]].prevVidxes.insertValue(vidxes[k-1]);
1212        }
1213    }
1214    // add single arg linear dependencies
1215    for (cxuint i = 0; i < rvusNum; i++)
1216        if ((rvuAdded & (1U<<i)) == 0 && rvus[i].rstart+1<rvus[i].rend)
1217        {
1218            const AsmRegVarUsage& rvu = rvus[i];
1219            std::vector<size_t> vidxes;
1220            cxuint regType = UINT_MAX;
1221            cxbyte align = rvus[i].align;
1222            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
1223            {
1224                AsmSingleVReg svreg = {rvu.regVar, k};
1225                auto sit = ssaIdIdxMap.find(svreg);
1226                assert(sit != ssaIdIdxMap.end());
1227                if (regType==UINT_MAX)
1228                    regType = getRegType(regTypesNum, regRanges, svreg);
1229                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1230                const std::vector<size_t>& ssaIdIndices =
1231                            vregIndexMap.find(svreg)->second;
1232                // push variable index
1233                vidxes.push_back(ssaIdIndices[sit->second]);
1234            }
1235            ldepsOut[regType][vidxes[0]].align = align;
1236            for (size_t j = 1; j < vidxes.size(); j++)
1237            {
1238                ldepsOut[regType][vidxes[j-1]].nextVidxes.insertValue(vidxes[j]);
1239                ldepsOut[regType][vidxes[j]].prevVidxes.insertValue(vidxes[j-1]);
1240            }
1241        }
1242}
1243
1244void AsmRegAllocator::createLivenesses(ISAUsageHandler& usageHandler)
1245{
1246    ARDOut << "----- createLivenesses ------\n";
1247    // construct var index maps
1248    cxuint regRanges[MAX_REGTYPES_NUM*2];
1249    std::fill(graphVregsCounts, graphVregsCounts+MAX_REGTYPES_NUM, size_t(0));
1250    size_t regTypesNum;
1251    assembler.isaAssembler->getRegisterRanges(regTypesNum, regRanges);
1252   
1253    for (const CodeBlock& cblock: codeBlocks)
1254        for (const auto& entry: cblock.ssaInfoMap)
1255        {
1256            const SSAInfo& sinfo = entry.second;
1257            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
1258            VarIndexMap& vregIndices = vregIndexMaps[regType];
1259            size_t& graphVregsCount = graphVregsCounts[regType];
1260            std::vector<size_t>& ssaIdIndices = vregIndices[entry.first];
1261            size_t ssaIdCount = 0;
1262            if (sinfo.readBeforeWrite)
1263                ssaIdCount = sinfo.ssaIdBefore+1;
1264            if (sinfo.ssaIdChange!=0)
1265            {
1266                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdLast+1);
1267                ssaIdCount = std::max(ssaIdCount, sinfo.ssaId+sinfo.ssaIdChange-1);
1268                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdFirst+1);
1269            }
1270            // if not readBeforeWrite and neither ssaIdChanges but it is write to
1271            // normal register
1272            if (entry.first.regVar==nullptr)
1273                ssaIdCount = 1;
1274           
1275            if (ssaIdIndices.size() < ssaIdCount)
1276                ssaIdIndices.resize(ssaIdCount, SIZE_MAX);
1277           
1278            // set liveness index to ssaIdIndices
1279            if (sinfo.readBeforeWrite)
1280            {
1281                if (ssaIdIndices[sinfo.ssaIdBefore] == SIZE_MAX)
1282                    ssaIdIndices[sinfo.ssaIdBefore] = graphVregsCount++;
1283            }
1284            if (sinfo.ssaIdChange!=0)
1285            {
1286                // fill up ssaIdIndices (with graph Ids)
1287                if (ssaIdIndices[sinfo.ssaIdFirst] == SIZE_MAX)
1288                    ssaIdIndices[sinfo.ssaIdFirst] = graphVregsCount++;
1289                for (size_t ssaId = sinfo.ssaId+1;
1290                        ssaId < sinfo.ssaId+sinfo.ssaIdChange-1; ssaId++)
1291                    ssaIdIndices[ssaId] = graphVregsCount++;
1292                if (ssaIdIndices[sinfo.ssaIdLast] == SIZE_MAX)
1293                    ssaIdIndices[sinfo.ssaIdLast] = graphVregsCount++;
1294            }
1295            // if not readBeforeWrite and neither ssaIdChanges but it is write to
1296            // normal register
1297            if (entry.first.regVar==nullptr && ssaIdIndices[0] == SIZE_MAX)
1298                ssaIdIndices[0] = graphVregsCount++;
1299        }
1300   
1301    // construct vreg liveness
1302    std::deque<FlowStackEntry3> flowStack;
1303    std::vector<bool> visited(codeBlocks.size(), false);
1304    // hold last vreg ssaId and position
1305    LastVRegMap lastVRegMap;
1306   
1307    // key - current res first key, value - previous first key and its flowStack pos
1308    PrevWaysIndexMap prevWaysIndexMap;
1309    // to track ways last block indices pair: block index, flowStackPos)
1310    std::pair<size_t, size_t> lastCommonCacheWayPoint{ SIZE_MAX, SIZE_MAX };
1311    std::vector<bool> waysToCache(codeBlocks.size(), false);
1312    ResSecondPointsToCache cblocksToCache(codeBlocks.size());
1313   
1314    size_t rbwCount = 0;
1315    size_t wrCount = 0;
1316   
1317    std::vector<Liveness> livenesses[MAX_REGTYPES_NUM];
1318   
1319    for (size_t i = 0; i < regTypesNum; i++)
1320        livenesses[i].resize(graphVregsCounts[i]);
1321   
1322    size_t curLiveTime = 0;
1323    flowStack.push_back({ 0, 0 });
1324   
1325    while (!flowStack.empty())
1326    {
1327        FlowStackEntry3& entry = flowStack.back();
1328        CodeBlock& cblock = codeBlocks[entry.blockIndex];
1329       
1330        if (entry.nextIndex == 0)
1331        {
1332            curLiveTime = cblock.start;
1333            // process current block
1334            if (!visited[entry.blockIndex])
1335            {
1336                visited[entry.blockIndex] = true;
1337                ARDOut << "joinpush: " << entry.blockIndex << "\n";
1338                if (flowStack.size() > 1)
1339                    putCrossBlockLivenesses(flowStack, codeBlocks, lastVRegMap,
1340                            livenesses, vregIndexMaps, regTypesNum, regRanges);
1341                // update last vreg position
1342                for (const auto& sentry: cblock.ssaInfoMap)
1343                {
1344                    // update
1345                    auto res = lastVRegMap.insert({ sentry.first,
1346                                { flowStack.size()-1 } });
1347                    if (!res.second) // if not first seen, just update
1348                        // update last
1349                        res.first->second.push_back(flowStack.size()-1);
1350                   
1351                    // count read before writes (for cache weight)
1352                    if (sentry.second.readBeforeWrite)
1353                        rbwCount++;
1354                    if (sentry.second.ssaIdChange!=0)
1355                        wrCount++;
1356                }
1357               
1358                // main routine to handle ssaInfos
1359                SVRegMap ssaIdIdxMap;
1360                AsmRegVarUsage instrRVUs[8];
1361                cxuint instrRVUsCount = 0;
1362               
1363                size_t oldOffset = cblock.usagePos.readOffset;
1364                std::vector<AsmSingleVReg> readSVRegs;
1365                std::vector<AsmSingleVReg> writtenSVRegs;
1366               
1367                usageHandler.setReadPos(cblock.usagePos);
1368                // register in liveness
1369                while (true)
1370                {
1371                    AsmRegVarUsage rvu = { 0U, nullptr, 0U, 0U };
1372                    bool hasNext = false;
1373                    if (usageHandler.hasNext() && oldOffset < cblock.end)
1374                    {
1375                        hasNext = true;
1376                        rvu = usageHandler.nextUsage();
1377                    }
1378                    const size_t liveTime = oldOffset;
1379                    if ((!hasNext || rvu.offset > oldOffset) && oldOffset < cblock.end)
1380                    {
1381                        ARDOut << "apply to liveness. offset: " << oldOffset << "\n";
1382                        // apply to liveness
1383                        for (AsmSingleVReg svreg: readSVRegs)
1384                        {
1385                            auto svrres = ssaIdIdxMap.insert({ svreg, 0 });
1386                            Liveness& lv = getLiveness(svreg, svrres.first->second,
1387                                    cblock.ssaInfoMap.find(svreg)->second,
1388                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1389                            if (svrres.second)
1390                                // begin region from this block
1391                                lv.newRegion(curLiveTime);
1392                            lv.expand(liveTime);
1393                        }
1394                        for (AsmSingleVReg svreg: writtenSVRegs)
1395                        {
1396                            size_t& ssaIdIdx = ssaIdIdxMap[svreg];
1397                            ssaIdIdx++;
1398                            SSAInfo& sinfo = cblock.ssaInfoMap.find(svreg)->second;
1399                            Liveness& lv = getLiveness(svreg, ssaIdIdx, sinfo,
1400                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1401                            // works only with ISA where smallest instruction have 2 bytes!
1402                            // after previous read, but not after instruction.
1403                            // if var is not used anywhere then this liveness region
1404                            // blocks assignment for other vars
1405                            lv.insert(liveTime+1, liveTime+2);
1406                        }
1407                        // get linear deps and equal to
1408                        cxbyte lDeps[16];
1409                        usageHandler.getUsageDependencies(instrRVUsCount, instrRVUs, lDeps);
1410                       
1411                        addUsageDeps(lDeps, instrRVUsCount, instrRVUs,
1412                                linearDepMaps, vregIndexMaps, ssaIdIdxMap,
1413                                regTypesNum, regRanges);
1414                       
1415                        readSVRegs.clear();
1416                        writtenSVRegs.clear();
1417                        if (!hasNext)
1418                            break;
1419                        oldOffset = rvu.offset;
1420                        instrRVUsCount = 0;
1421                    }
1422                    if (hasNext && oldOffset < cblock.end && !rvu.useRegMode)
1423                        instrRVUs[instrRVUsCount++] = rvu;
1424                    if (oldOffset >= cblock.end)
1425                        break;
1426                   
1427                    for (uint16_t rindex = rvu.rstart; rindex < rvu.rend; rindex++)
1428                    {
1429                        // per register/singlvreg
1430                        AsmSingleVReg svreg{ rvu.regVar, rindex };
1431                        if (rvu.rwFlags == ASMRVU_WRITE && rvu.regField!=ASMFIELD_NONE)
1432                            writtenSVRegs.push_back(svreg);
1433                        else // read or treat as reading // expand previous region
1434                            readSVRegs.push_back(svreg);
1435                    }
1436                }
1437            }
1438            else
1439            {
1440                cblocksToCache.increase(entry.blockIndex);
1441                ARDOut << "jcblockToCache: " << entry.blockIndex << "=" <<
1442                            cblocksToCache.count(entry.blockIndex) << "\n";
1443               
1444                // back, already visited
1445                flowStack.pop_back();
1446               
1447                size_t curWayBIndex = flowStack.back().blockIndex;
1448                if (lastCommonCacheWayPoint.first != SIZE_MAX)
1449                {
1450                    // mark point of way to cache (res first point)
1451                    waysToCache[lastCommonCacheWayPoint.first] = true;
1452                    ARDOut << "mark to pfcache " <<
1453                            lastCommonCacheWayPoint.first << ", " <<
1454                            curWayBIndex << "\n";
1455                    prevWaysIndexMap[curWayBIndex] = lastCommonCacheWayPoint;
1456                }
1457                lastCommonCacheWayPoint = { curWayBIndex, flowStack.size()-1 };
1458                ARDOut << "lastCcwP: " << curWayBIndex << "\n";
1459                continue;
1460            }
1461        }
1462        if (entry.nextIndex < cblock.nexts.size())
1463        {
1464            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1465            entry.nextIndex++;
1466        }
1467        else if (entry.nextIndex==0 && cblock.nexts.empty() && !cblock.haveEnd)
1468        {
1469            flowStack.push_back({ entry.blockIndex+1, 0 });
1470            entry.nextIndex++;
1471        }
1472        else // back
1473        {
1474            // revert lastSSAIdMap
1475            flowStack.pop_back();
1476            if (!flowStack.empty())
1477                for (const auto& sentry: cblock.ssaInfoMap)
1478                {
1479                    auto lvrit = lastVRegMap.find(sentry.first);
1480                    if (lvrit != lastVRegMap.end())
1481                    {
1482                        std::vector<size_t>& lastPos = lvrit->second;
1483                        lastPos.pop_back();
1484                        if (lastPos.empty()) // just remove from lastVRegs
1485                            lastVRegMap.erase(lvrit);
1486                    }
1487                }
1488           
1489           
1490            if (!flowStack.empty() && lastCommonCacheWayPoint.first != SIZE_MAX &&
1491                    lastCommonCacheWayPoint.second >= flowStack.size())
1492            {
1493                lastCommonCacheWayPoint =
1494                        { flowStack.back().blockIndex, flowStack.size()-1 };
1495                ARDOut << "POPlastCcwP: " << lastCommonCacheWayPoint.first << "\n";
1496            }
1497        }
1498    }
1499   
1500    // after, that resolve joins (join with already visited code)
1501    // SVRegMap in this cache: key - vreg, value - last flowStack entry position
1502    SimpleCache<size_t, SVRegMap> joinFirstPointsCache(wrCount<<1);
1503    // SVRegMap in this cache: key - vreg, value - first readBefore in second part
1504    SimpleCache<size_t, SVRegMap> joinSecondPointsCache(rbwCount<<1);
1505   
1506    flowStack.clear();
1507    std::fill(visited.begin(), visited.end(), false);
1508   
1509    flowStack.push_back({ 0, 0 });
1510   
1511    while (!flowStack.empty())
1512    {
1513        FlowStackEntry3& entry = flowStack.back();
1514        CodeBlock& cblock = codeBlocks[entry.blockIndex];
1515       
1516        if (entry.nextIndex == 0)
1517        {
1518            // process current block
1519            if (!visited[entry.blockIndex])
1520                visited[entry.blockIndex] = true;
1521            else
1522            {
1523                joinRegVarLivenesses(flowStack, codeBlocks,
1524                        prevWaysIndexMap, waysToCache, cblocksToCache,
1525                        joinFirstPointsCache, joinSecondPointsCache,
1526                        vregIndexMaps, livenesses, regTypesNum, regRanges);
1527                // back, already visited
1528                flowStack.pop_back();
1529                continue;
1530            }
1531        }
1532       
1533        if (entry.nextIndex < cblock.nexts.size())
1534        {
1535            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1536            entry.nextIndex++;
1537        }
1538        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
1539                // if have any call then go to next block
1540                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
1541                 !cblock.haveReturn && !cblock.haveEnd)
1542        {
1543            flowStack.push_back({ entry.blockIndex+1, 0 });
1544            entry.nextIndex++;
1545        }
1546        else // back
1547        {
1548            if (cblocksToCache.count(entry.blockIndex)==2 &&
1549                !joinSecondPointsCache.hasKey(entry.blockIndex))
1550                // add to cache
1551                addJoinSecCacheEntry(codeBlocks, joinSecondPointsCache,
1552                            entry.blockIndex);
1553            flowStack.pop_back();
1554        }
1555    }
1556   
1557    // move livenesses to AsmRegAllocator outLivenesses
1558    for (size_t regType = 0; regType < regTypesNum; regType++)
1559    {
1560        std::vector<Liveness>& livenesses2 = livenesses[regType];
1561        Array<OutLiveness>& outLivenesses2 = outLivenesses[regType];
1562        outLivenesses2.resize(livenesses2.size());
1563        for (size_t li = 0; li < livenesses2.size(); li++)
1564        {
1565            outLivenesses2[li].resize(livenesses2[li].l.size());
1566            std::copy(livenesses2[li].l.begin(), livenesses2[li].l.end(),
1567                      outLivenesses2[li].begin());
1568            livenesses2[li].clear();
1569        }
1570        livenesses2.clear();
1571    }
1572}
1573
1574void AsmRegAllocator::createInterferenceGraph()
1575{
1576    /// construct liveBlockMaps
1577    std::set<LiveBlock> liveBlockMaps[MAX_REGTYPES_NUM];
1578    for (size_t regType = 0; regType < regTypesNum; regType++)
1579    {
1580        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1581        Array<OutLiveness>& liveness = outLivenesses[regType];
1582        for (size_t li = 0; li < liveness.size(); li++)
1583        {
1584            OutLiveness& lv = liveness[li];
1585            for (const std::pair<size_t, size_t>& blk: lv)
1586                if (blk.first != blk.second)
1587                    liveBlockMap.insert({ blk.first, blk.second, li });
1588            lv.clear();
1589        }
1590        liveness.clear();
1591    }
1592   
1593    // create interference graphs
1594    for (size_t regType = 0; regType < regTypesNum; regType++)
1595    {
1596        InterGraph& interGraph = interGraphs[regType];
1597        interGraph.resize(graphVregsCounts[regType]);
1598        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1599       
1600        auto lit = liveBlockMap.begin();
1601        size_t rangeStart = 0;
1602        if (lit != liveBlockMap.end())
1603            rangeStart = lit->start;
1604        while (lit != liveBlockMap.end())
1605        {
1606            const size_t blkStart = lit->start;
1607            const size_t blkEnd = lit->end;
1608            size_t rangeEnd = blkEnd;
1609            auto liStart = liveBlockMap.lower_bound({ rangeStart, 0, 0 });
1610            auto liEnd = liveBlockMap.lower_bound({ rangeEnd, 0, 0 });
1611            // collect from this range, variable indices
1612            std::set<size_t> varIndices;
1613            for (auto lit2 = liStart; lit2 != liEnd; ++lit2)
1614                varIndices.insert(lit2->vidx);
1615            // push to intergraph as full subgGraph
1616            for (auto vit = varIndices.begin(); vit != varIndices.end(); ++vit)
1617                for (auto vit2 = varIndices.begin(); vit2 != varIndices.end(); ++vit2)
1618                    if (vit != vit2)
1619                        interGraph[*vit].insert(*vit2);
1620            // go to next live blocks
1621            rangeStart = rangeEnd;
1622            for (; lit != liveBlockMap.end(); ++lit)
1623                if (lit->start != blkStart && lit->end != blkEnd)
1624                    break;
1625            if (lit == liveBlockMap.end())
1626                break; //
1627            rangeStart = std::max(rangeStart, lit->start);
1628        }
1629    }
1630}
1631
1632/* algorithm to allocate regranges:
1633 * from smallest regranges to greatest regranges:
1634 *   choosing free register: from smallest free regranges
1635 *      to greatest regranges:
1636 *         in this same regrange:
1637 *               try to find free regs in regranges
1638 *               try to link free ends of two distinct regranges
1639 */
1640
1641void AsmRegAllocator::colorInterferenceGraph()
1642{
1643    const GPUArchitecture arch = getGPUArchitectureFromDeviceType(
1644                    assembler.deviceType);
1645   
1646    for (size_t regType = 0; regType < regTypesNum; regType++)
1647    {
1648        const size_t maxColorsNum = getGPUMaxRegistersNum(arch, regType);
1649        InterGraph& interGraph = interGraphs[regType];
1650        const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1651        Array<cxuint>& gcMap = graphColorMaps[regType];
1652       
1653        const size_t nodesNum = interGraph.size();
1654        gcMap.resize(nodesNum);
1655        std::fill(gcMap.begin(), gcMap.end(), cxuint(UINT_MAX));
1656        Array<size_t> sdoCounts(nodesNum);
1657        std::fill(sdoCounts.begin(), sdoCounts.end(), 0);
1658       
1659        SDOLDOCompare compare(interGraph, sdoCounts);
1660        std::set<size_t, SDOLDOCompare> nodeSet(compare);
1661        for (size_t i = 0; i < nodesNum; i++)
1662            nodeSet.insert(i);
1663       
1664        cxuint colorsNum = 0;
1665        // firstly, allocate real registers
1666        for (const auto& entry: vregIndexMap)
1667            if (entry.first.regVar == nullptr)
1668                gcMap[entry.second[0]] = colorsNum++;
1669       
1670        for (size_t colored = 0; colored < nodesNum; colored++)
1671        {
1672            size_t node = *nodeSet.begin();
1673            if (gcMap[node] != UINT_MAX)
1674                continue; // already colored
1675            size_t color = 0;
1676           
1677            for (color = 0; color <= colorsNum; color++)
1678            {
1679                // find first usable color
1680                bool thisSame = false;
1681                for (size_t nb: interGraph[node])
1682                    if (gcMap[nb] == color)
1683                    {
1684                        thisSame = true;
1685                        break;
1686                    }
1687                if (!thisSame)
1688                    break;
1689            }
1690            if (color==colorsNum) // add new color if needed
1691            {
1692                if (colorsNum >= maxColorsNum)
1693                    throw AsmException("Too many register is needed");
1694                colorsNum++;
1695            }
1696           
1697            gcMap[node] = color;
1698            // update SDO for node
1699            bool colorExists = false;
1700            for (size_t nb: interGraph[node])
1701                if (gcMap[nb] == color)
1702                {
1703                    colorExists = true;
1704                    break;
1705                }
1706            if (!colorExists)
1707                sdoCounts[node]++;
1708            // update SDO for neighbors
1709            for (size_t nb: interGraph[node])
1710            {
1711                colorExists = false;
1712                for (size_t nb2: interGraph[nb])
1713                    if (gcMap[nb2] == color)
1714                    {
1715                        colorExists = true;
1716                        break;
1717                    }
1718                if (!colorExists)
1719                {
1720                    if (gcMap[nb] == UINT_MAX)
1721                        nodeSet.erase(nb);  // before update we erase from nodeSet
1722                    sdoCounts[nb]++;
1723                    if (gcMap[nb] == UINT_MAX)
1724                        nodeSet.insert(nb); // after update, insert again
1725                }
1726            }
1727           
1728            gcMap[node] = color;
1729        }
1730    }
1731}
1732
1733void AsmRegAllocator::allocateRegisters(cxuint sectionId)
1734{
1735    // before any operation, clear all
1736    codeBlocks.clear();
1737    for (size_t i = 0; i < MAX_REGTYPES_NUM; i++)
1738    {
1739        graphVregsCounts[i] = 0;
1740        vregIndexMaps[i].clear();
1741        interGraphs[i].clear();
1742        linearDepMaps[i].clear();
1743        graphColorMaps[i].clear();
1744    }
1745    ssaReplacesMap.clear();
1746    cxuint maxRegs[MAX_REGTYPES_NUM];
1747    assembler.isaAssembler->getMaxRegistersNum(regTypesNum, maxRegs);
1748   
1749    // set up
1750    const AsmSection& section = assembler.sections[sectionId];
1751    createCodeStructure(section.codeFlow, section.content.size(), section.content.data());
1752    createSSAData(*section.usageHandler);
1753    applySSAReplaces();
1754    createLivenesses(*section.usageHandler);
1755    createInterferenceGraph();
1756    colorInterferenceGraph();
1757}
Note: See TracBrowser for help on using the repository browser.