source: CLRX/CLRadeonExtender/trunk/amdasm/AsmRegAlloc.cpp @ 4089

Last change on this file since 4089 was 4089, checked in by matszpk, 12 months ago

CLRadeonExtender: AsmRegAlloc?: revert changes in Assembler.h. Add TODO about handling livenesses between routine's calls.

File size: 68.5 KB
Line 
1/*
2 *  CLRadeonExtender - Unofficial OpenCL Radeon Extensions Library
3 *  Copyright (C) 2014-2018 Mateusz Szpakowski
4 *
5 *  This library is free software; you can redistribute it and/or
6 *  modify it under the terms of the GNU Lesser General Public
7 *  License as published by the Free Software Foundation; either
8 *  version 2.1 of the License, or (at your option) any later version.
9 *
10 *  This library is distributed in the hope that it will be useful,
11 *  but WITHOUT ANY WARRANTY; without even the implied warranty of
12 *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
13 *  Lesser General Public License for more details.
14 *
15 *  You should have received a copy of the GNU Lesser General Public
16 *  License along with this library; if not, write to the Free Software
17 *  Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301  USA
18 */
19
20#include <CLRX/Config.h>
21#include <assert.h>
22#include <iostream>
23#include <stack>
24#include <deque>
25#include <vector>
26#include <utility>
27#include <unordered_set>
28#include <map>
29#include <set>
30#include <unordered_map>
31#include <algorithm>
32#include <CLRX/utils/Utilities.h>
33#include <CLRX/utils/Containers.h>
34#include <CLRX/amdasm/Assembler.h>
35#include "AsmInternals.h"
36#include "AsmRegAlloc.h"
37
38using namespace CLRX;
39
40#if ASMREGALLOC_DEBUGDUMP
41std::ostream& operator<<(std::ostream& os, const CLRX::BlockIndex& v)
42{
43    if (v.pass==0)
44        return os << v.index;
45    else
46        return os << v.index << "#" << v.pass;
47}
48#endif
49
50ISAUsageHandler::ISAUsageHandler(const std::vector<cxbyte>& _content) :
51            content(_content), lastOffset(0), readOffset(0), instrStructPos(0),
52            regUsagesPos(0), regUsages2Pos(0), regVarUsagesPos(0),
53            pushedArgs(0), argPos(0), argFlags(0), isNext(false), useRegMode(false)
54{ }
55
56ISAUsageHandler::~ISAUsageHandler()
57{ }
58
59void ISAUsageHandler::rewind()
60{
61    readOffset = instrStructPos = 0;
62    regUsagesPos = regUsages2Pos = regVarUsagesPos = 0;
63    useRegMode = false;
64    pushedArgs = 0;
65    skipBytesInInstrStruct();
66}
67
68void ISAUsageHandler::skipBytesInInstrStruct()
69{
70    // do not add instruction size if usereg (usereg immediately before instr regusages)
71    if ((instrStructPos != 0 || argPos != 0) && !useRegMode)
72        readOffset += defaultInstrSize;
73    argPos = 0;
74    for (;instrStructPos < instrStruct.size() &&
75        instrStruct[instrStructPos] > 0x80; instrStructPos++)
76        readOffset += (instrStruct[instrStructPos] & 0x7f);
77    isNext = (instrStructPos < instrStruct.size());
78}
79
80void ISAUsageHandler::putSpace(size_t offset)
81{
82    if (lastOffset != offset)
83    {
84        flush(); // flush before new instruction
85        // useReg immediately before instruction regusages
86        size_t defaultInstrSize = (!useRegMode ? this->defaultInstrSize : 0);
87        if (lastOffset > offset)
88            throw AsmException("Offset before previous instruction");
89        if (!instrStruct.empty() && offset - lastOffset < defaultInstrSize)
90            throw AsmException("Offset between previous instruction");
91        size_t toSkip = !instrStruct.empty() ? 
92                offset - lastOffset - defaultInstrSize : offset;
93        while (toSkip > 0)
94        {
95            size_t skipped = std::min(toSkip, size_t(0x7f));
96            instrStruct.push_back(skipped | 0x80);
97            toSkip -= skipped;
98        }
99        lastOffset = offset;
100        argFlags = 0;
101        pushedArgs = 0;
102    } 
103}
104
105void ISAUsageHandler::pushUsage(const AsmRegVarUsage& rvu)
106{
107    if (lastOffset == rvu.offset && useRegMode)
108        flush(); // only flush if useRegMode and no change in offset
109    else // otherwise
110        putSpace(rvu.offset);
111    useRegMode = false;
112    if (rvu.regVar != nullptr)
113    {
114        argFlags |= (1U<<pushedArgs);
115        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
116            rvu.rwFlags, rvu.align });
117    }
118    else // reg usages
119        regUsages.push_back({ rvu.regField,cxbyte(rvu.rwFlags |
120                    getRwFlags(rvu.regField, rvu.rstart, rvu.rend)) });
121    pushedArgs++;
122}
123
124void ISAUsageHandler::pushUseRegUsage(const AsmRegVarUsage& rvu)
125{
126    if (lastOffset == rvu.offset && !useRegMode)
127        flush(); // only flush if useRegMode and no change in offset
128    else // otherwise
129        putSpace(rvu.offset);
130    useRegMode = true;
131    if (pushedArgs == 0 || pushedArgs == 256)
132    {
133        argFlags = 0;
134        pushedArgs = 0;
135        instrStruct.push_back(0x80); // sign of regvarusage from usereg
136        instrStruct.push_back(0);
137    }
138    if (rvu.regVar != nullptr)
139    {
140        argFlags |= (1U<<(pushedArgs & 7));
141        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
142            rvu.rwFlags, rvu.align });
143    }
144    else // reg usages
145        regUsages2.push_back({ rvu.rstart, rvu.rend, rvu.rwFlags });
146    pushedArgs++;
147    if ((pushedArgs & 7) == 0) // just flush per 8 bit
148    {
149        instrStruct.push_back(argFlags);
150        instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
151        argFlags = 0;
152    }
153}
154
155void ISAUsageHandler::flush()
156{
157    if (pushedArgs != 0)
158    {
159        if (!useRegMode)
160        {
161            // normal regvarusages
162            instrStruct.push_back(argFlags);
163            if ((argFlags & (1U<<(pushedArgs-1))) != 0)
164                regVarUsages.back().rwFlags |= 0x80;
165            else // reg usages
166                regUsages.back().rwFlags |= 0x80;
167        }
168        else
169        {
170            // use reg regvarusages
171            if ((pushedArgs & 7) != 0) //if only not pushed args remains
172                instrStruct.push_back(argFlags);
173            instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
174        }
175    }
176}
177
178AsmRegVarUsage ISAUsageHandler::nextUsage()
179{
180    if (!isNext)
181        throw AsmException("No reg usage in this code");
182    AsmRegVarUsage rvu;
183    // get regvarusage
184    bool lastRegUsage = false;
185    rvu.offset = readOffset;
186    if (!useRegMode && instrStruct[instrStructPos] == 0x80)
187    {
188        // useRegMode (begin fetching useregs)
189        useRegMode = true;
190        argPos = 0;
191        instrStructPos++;
192        // pushedArgs - numer of useregs, 0 - 256 useregs
193        pushedArgs = instrStruct[instrStructPos++];
194        argFlags = instrStruct[instrStructPos];
195    }
196    rvu.useRegMode = useRegMode; // no ArgPos
197   
198    if ((instrStruct[instrStructPos] & (1U << (argPos&7))) != 0)
199    {
200        // regvar usage
201        const AsmRegVarUsageInt& inRVU = regVarUsages[regVarUsagesPos++];
202        rvu.regVar = inRVU.regVar;
203        rvu.rstart = inRVU.rstart;
204        rvu.rend = inRVU.rend;
205        rvu.regField = inRVU.regField;
206        rvu.rwFlags = inRVU.rwFlags & ASMRVU_ACCESS_MASK;
207        rvu.align = inRVU.align;
208        if (!useRegMode)
209            lastRegUsage = ((inRVU.rwFlags&0x80) != 0);
210    }
211    else if (!useRegMode)
212    {
213        // simple reg usage
214        const AsmRegUsageInt& inRU = regUsages[regUsagesPos++];
215        rvu.regVar = nullptr;
216        const std::pair<uint16_t, uint16_t> regPair =
217                    getRegPair(inRU.regField, inRU.rwFlags);
218        rvu.rstart = regPair.first;
219        rvu.rend = regPair.second;
220        rvu.rwFlags = (inRU.rwFlags & ASMRVU_ACCESS_MASK);
221        rvu.regField = inRU.regField;
222        rvu.align = 0;
223        lastRegUsage = ((inRU.rwFlags&0x80) != 0);
224    }
225    else
226    {
227        // use reg (simple reg usage, second structure)
228        const AsmRegUsage2Int& inRU = regUsages2[regUsages2Pos++];
229        rvu.regVar = nullptr;
230        rvu.rstart = inRU.rstart;
231        rvu.rend = inRU.rend;
232        rvu.rwFlags = inRU.rwFlags;
233        rvu.regField = ASMFIELD_NONE;
234        rvu.align = 0;
235    }
236    argPos++;
237    if (useRegMode)
238    {
239        // if inside useregs
240        if (argPos == (pushedArgs&0xff))
241        {
242            instrStructPos++; // end
243            skipBytesInInstrStruct();
244            useRegMode = false;
245        }
246        else if ((argPos & 7) == 0) // fetch new flag
247        {
248            instrStructPos++;
249            argFlags = instrStruct[instrStructPos];
250        }
251    }
252    // after instr
253    if (lastRegUsage)
254    {
255        instrStructPos++;
256        skipBytesInInstrStruct();
257    }
258    return rvu;
259}
260
261AsmRegAllocator::AsmRegAllocator(Assembler& _assembler) : assembler(_assembler)
262{ }
263
264AsmRegAllocator::AsmRegAllocator(Assembler& _assembler,
265        const std::vector<CodeBlock>& _codeBlocks, const SSAReplacesMap& _ssaReplacesMap)
266        : assembler(_assembler), codeBlocks(_codeBlocks), ssaReplacesMap(_ssaReplacesMap)
267{ }
268
269static inline bool codeBlockStartLess(const AsmRegAllocator::CodeBlock& c1,
270                  const AsmRegAllocator::CodeBlock& c2)
271{ return c1.start < c2.start; }
272
273static inline bool codeBlockEndLess(const AsmRegAllocator::CodeBlock& c1,
274                  const AsmRegAllocator::CodeBlock& c2)
275{ return c1.end < c2.end; }
276
277void AsmRegAllocator::createCodeStructure(const std::vector<AsmCodeFlowEntry>& codeFlow,
278             size_t codeSize, const cxbyte* code)
279{
280    ISAAssembler* isaAsm = assembler.isaAssembler;
281    if (codeSize == 0)
282        return;
283    std::vector<size_t> splits;
284    std::vector<size_t> codeStarts;
285    std::vector<size_t> codeEnds;
286    codeStarts.push_back(0);
287    codeEnds.push_back(codeSize);
288    for (const AsmCodeFlowEntry& entry: codeFlow)
289    {
290        size_t instrAfter = 0;
291        if (entry.type == AsmCodeFlowType::JUMP || entry.type == AsmCodeFlowType::CJUMP ||
292            entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::RETURN)
293            instrAfter = entry.offset + isaAsm->getInstructionSize(
294                        codeSize - entry.offset, code + entry.offset);
295       
296        switch(entry.type)
297        {
298            case AsmCodeFlowType::START:
299                codeStarts.push_back(entry.offset);
300                break;
301            case AsmCodeFlowType::END:
302                codeEnds.push_back(entry.offset);
303                break;
304            case AsmCodeFlowType::JUMP:
305                splits.push_back(entry.target);
306                codeEnds.push_back(instrAfter);
307                break;
308            case AsmCodeFlowType::CJUMP:
309                splits.push_back(entry.target);
310                splits.push_back(instrAfter);
311                break;
312            case AsmCodeFlowType::CALL:
313                splits.push_back(entry.target);
314                splits.push_back(instrAfter);
315                break;
316            case AsmCodeFlowType::RETURN:
317                codeEnds.push_back(instrAfter);
318                break;
319            default:
320                break;
321        }
322    }
323    std::sort(splits.begin(), splits.end());
324    splits.resize(std::unique(splits.begin(), splits.end()) - splits.begin());
325    std::sort(codeEnds.begin(), codeEnds.end());
326    codeEnds.resize(std::unique(codeEnds.begin(), codeEnds.end()) - codeEnds.begin());
327    // remove codeStarts between codeStart and codeEnd
328    size_t i = 0;
329    size_t ii = 0;
330    size_t ei = 0; // codeEnd i
331    while (i < codeStarts.size())
332    {
333        size_t end = (ei < codeEnds.size() ? codeEnds[ei] : SIZE_MAX);
334        if (ei < codeEnds.size())
335            ei++;
336        codeStarts[ii++] = codeStarts[i];
337        // skip codeStart to end
338        for (i++ ;i < codeStarts.size() && codeStarts[i] < end; i++);
339    }
340    codeStarts.resize(ii);
341    // add next codeStarts
342    auto splitIt = splits.begin();
343    for (size_t codeEnd: codeEnds)
344    {
345        auto it = std::lower_bound(splitIt, splits.end(), codeEnd);
346        if (it != splits.end())
347        {
348            codeStarts.push_back(*it);
349            splitIt = it;
350        }
351        else // if end
352            break;
353    }
354   
355    std::sort(codeStarts.begin(), codeStarts.end());
356    codeStarts.resize(std::unique(codeStarts.begin(), codeStarts.end()) -
357                codeStarts.begin());
358    // divide to blocks
359    splitIt = splits.begin();
360    for (size_t codeStart: codeStarts)
361    {
362        size_t codeEnd = *std::upper_bound(codeEnds.begin(), codeEnds.end(), codeStart);
363        splitIt = std::lower_bound(splitIt, splits.end(), codeStart);
364       
365        if (splitIt != splits.end() && *splitIt==codeStart)
366            ++splitIt; // skip split in codeStart
367       
368        for (size_t start = codeStart; start < codeEnd; )
369        {
370            size_t end = codeEnd;
371            if (splitIt != splits.end())
372            {
373                end = std::min(end, *splitIt);
374                ++splitIt;
375            }
376            codeBlocks.push_back({ start, end, { }, false, false, false });
377            start = end;
378        }
379    }
380    // force empty block at end if some jumps goes to its
381    if (!codeEnds.empty() && !codeStarts.empty() && !splits.empty() &&
382        codeStarts.back()==codeEnds.back() && codeStarts.back() == splits.back())
383        codeBlocks.push_back({ codeStarts.back(), codeStarts.back(), { },
384                             false, false, false });
385   
386    // construct flow-graph
387    for (const AsmCodeFlowEntry& entry: codeFlow)
388        if (entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::JUMP ||
389            entry.type == AsmCodeFlowType::CJUMP || entry.type == AsmCodeFlowType::RETURN)
390        {
391            std::vector<CodeBlock>::iterator it;
392            size_t instrAfter = entry.offset + isaAsm->getInstructionSize(
393                        codeSize - entry.offset, code + entry.offset);
394           
395            if (entry.type != AsmCodeFlowType::RETURN)
396                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
397                        CodeBlock{ entry.target }, codeBlockStartLess);
398            else // return
399            {
400                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
401                        CodeBlock{ 0, instrAfter }, codeBlockEndLess);
402                // if block have return
403                if (it != codeBlocks.end())
404                    it->haveEnd = it->haveReturn = true;
405                continue;
406            }
407           
408            if (it == codeBlocks.end())
409                continue; // error!
410            auto it2 = std::lower_bound(codeBlocks.begin(), codeBlocks.end(),
411                    CodeBlock{ instrAfter }, codeBlockStartLess);
412            auto curIt = it2;
413            --curIt;
414           
415            curIt->nexts.push_back({ size_t(it - codeBlocks.begin()),
416                        entry.type == AsmCodeFlowType::CALL });
417            curIt->haveCalls |= entry.type == AsmCodeFlowType::CALL;
418            if (entry.type == AsmCodeFlowType::CJUMP ||
419                 entry.type == AsmCodeFlowType::CALL)
420            {
421                curIt->haveEnd = false; // revert haveEnd if block have cond jump or call
422                if (it2 != codeBlocks.end() && entry.type == AsmCodeFlowType::CJUMP)
423                    // add next next block (only for cond jump)
424                    curIt->nexts.push_back({ size_t(it2 - codeBlocks.begin()), false });
425            }
426            else if (entry.type == AsmCodeFlowType::JUMP)
427                curIt->haveEnd = true; // set end
428        }
429    // force haveEnd for block with cf_end
430    for (const AsmCodeFlowEntry& entry: codeFlow)
431        if (entry.type == AsmCodeFlowType::END)
432        {
433            auto it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
434                    CodeBlock{ 0, entry.offset }, codeBlockEndLess);
435            if (it != codeBlocks.end())
436                it->haveEnd = true;
437        }
438   
439    if (!codeBlocks.empty()) // always set haveEnd to last block
440        codeBlocks.back().haveEnd = true;
441   
442    // reduce nexts
443    for (CodeBlock& block: codeBlocks)
444    {
445        // first non-call nexts, for correct resolving SSA conflicts
446        std::sort(block.nexts.begin(), block.nexts.end(),
447                  [](const NextBlock& n1, const NextBlock& n2)
448                  { return int(n1.isCall)<int(n2.isCall) ||
449                      (n1.isCall == n2.isCall && n1.block < n2.block); });
450        auto it = std::unique(block.nexts.begin(), block.nexts.end(),
451                  [](const NextBlock& n1, const NextBlock& n2)
452                  { return n1.block == n2.block && n1.isCall == n2.isCall; });
453        block.nexts.resize(it - block.nexts.begin());
454    }
455}
456
457
458void AsmRegAllocator::applySSAReplaces()
459{
460    if (ssaReplacesMap.empty())
461        return; // do nothing
462   
463    /* prepare SSA id replaces */
464    struct MinSSAGraphNode
465    {
466        size_t minSSAId;
467        bool visited;
468        std::unordered_set<size_t> nexts;
469        MinSSAGraphNode() : minSSAId(SIZE_MAX), visited(false)
470        { }
471    };
472   
473    typedef std::map<size_t, MinSSAGraphNode, std::greater<size_t> > SSAGraphNodesMap;
474   
475    struct MinSSAGraphStackEntry
476    {
477        SSAGraphNodesMap::iterator nodeIt;
478        std::unordered_set<size_t>::const_iterator nextIt;
479        size_t minSSAId;
480       
481        MinSSAGraphStackEntry(
482                SSAGraphNodesMap::iterator _nodeIt,
483                std::unordered_set<size_t>::const_iterator _nextIt,
484                size_t _minSSAId = SIZE_MAX)
485                : nodeIt(_nodeIt), nextIt(_nextIt), minSSAId(_minSSAId)
486        { }
487    };
488   
489    for (auto& entry: ssaReplacesMap)
490    {
491        ARDOut << "SSAReplace: " << entry.first.regVar << "." << entry.first.index << "\n";
492        VectorSet<SSAReplace>& replaces = entry.second;
493        std::sort(replaces.begin(), replaces.end(), std::greater<SSAReplace>());
494        replaces.resize(std::unique(replaces.begin(), replaces.end()) - replaces.begin());
495        VectorSet<SSAReplace> newReplaces;
496       
497        SSAGraphNodesMap ssaGraphNodes;
498       
499        auto it = replaces.begin();
500        while (it != replaces.end())
501        {
502            auto itEnd = std::upper_bound(it, replaces.end(),
503                    std::make_pair(it->first, size_t(0)), std::greater<SSAReplace>());
504            {
505                auto itLast = itEnd;
506                --itLast;
507                MinSSAGraphNode& node = ssaGraphNodes[it->first];
508                node.minSSAId = std::min(node.minSSAId, itLast->second);
509                for (auto it2 = it; it2 != itEnd; ++it2)
510                {
511                    node.nexts.insert(it2->second);
512                    ssaGraphNodes.insert({ it2->second, MinSSAGraphNode() });
513                }
514            }
515            it = itEnd;
516        }
517        /*for (const auto& v: ssaGraphNodes)
518            ARDOut << "  SSANode: " << v.first << ":" << &v.second << " minSSAID: " <<
519                            v.second.minSSAId << std::endl;*/
520        // propagate min value
521        std::stack<MinSSAGraphStackEntry> minSSAStack;
522       
523        // initialize parents and new nexts
524        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
525                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
526        {
527            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
528            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
529            // traverse with minimalize SSA id
530            while (!minSSAStack.empty())
531            {
532                MinSSAGraphStackEntry& entry = minSSAStack.top();
533                MinSSAGraphNode& node = entry.nodeIt->second;
534                bool toPop = false;
535                if (entry.nextIt == node.nexts.begin())
536                {
537                    toPop = node.visited;
538                    node.visited = true;
539                }
540                if (!toPop && entry.nextIt != node.nexts.end())
541                {
542                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
543                    if (nodeIt != ssaGraphNodes.end())
544                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
545                                    size_t(0) });
546                    ++entry.nextIt;
547                }
548                else
549                {
550                    minSSAStack.pop();
551                    if (!minSSAStack.empty())
552                        node.nexts.insert(minSSAStack.top().nodeIt->first);
553                }
554            }
555           
556            // skip visited nodes
557            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
558                if (!ssaGraphNodeIt->second.visited)
559                    break;
560        }
561       
562        /*for (const auto& v: ssaGraphNodes)
563        {
564            ARDOut << "  Nexts: " << v.first << ":" << &v.second << " nexts:";
565            for (size_t p: v.second.nexts)
566                ARDOut << " " << p;
567            ARDOut << "\n";
568        }*/
569       
570        for (auto& entry: ssaGraphNodes)
571            entry.second.visited = false;
572       
573        std::vector<MinSSAGraphNode*> toClear; // nodes to clear
574       
575        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
576                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
577        {
578            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
579            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
580            // traverse with minimalize SSA id
581            while (!minSSAStack.empty())
582            {
583                MinSSAGraphStackEntry& entry = minSSAStack.top();
584                MinSSAGraphNode& node = entry.nodeIt->second;
585                bool toPop = false;
586                if (entry.nextIt == node.nexts.begin())
587                {
588                    toPop = node.visited;
589                    if (!node.visited)
590                        // this flag visited for this node will be clear after this pass
591                        toClear.push_back(&node);
592                    node.visited = true;
593                }
594               
595                // try to children only all parents are visited and if parent has children
596                if (!toPop && entry.nextIt != node.nexts.end())
597                {
598                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
599                    if (nodeIt != ssaGraphNodes.end())
600                    {
601                        ARDOut << "  Node: " <<
602                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
603                                node.minSSAId << " to " <<
604                                nodeIt->first << ":" << &(nodeIt->second) <<
605                                " minSSAId: " << nodeIt->second.minSSAId << "\n";
606                        nodeIt->second.minSSAId =
607                                std::min(nodeIt->second.minSSAId, node.minSSAId);
608                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
609                                nodeIt->second.minSSAId });
610                    }
611                    ++entry.nextIt;
612                }
613                else
614                {
615                    node.minSSAId = std::min(node.minSSAId, entry.minSSAId);
616                    ARDOut << "    Node: " <<
617                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
618                                node.minSSAId << "\n";
619                    minSSAStack.pop();
620                    if (!minSSAStack.empty())
621                    {
622                        MinSSAGraphStackEntry& pentry = minSSAStack.top();
623                        pentry.minSSAId = std::min(pentry.minSSAId, node.minSSAId);
624                    }
625                }
626            }
627           
628            const size_t minSSAId = ssaGraphNodeIt->second.minSSAId;
629           
630            // skip visited nodes
631            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
632                if (!ssaGraphNodeIt->second.visited)
633                    break;
634            // zeroing visited
635            for (MinSSAGraphNode* node: toClear)
636            {
637                node->minSSAId = minSSAId; // fill up by minSSAId
638                node->visited = false;
639            }
640            toClear.clear();
641        }
642       
643        for (const auto& entry: ssaGraphNodes)
644            newReplaces.push_back({ entry.first, entry.second.minSSAId });
645       
646        std::sort(newReplaces.begin(), newReplaces.end());
647        entry.second = newReplaces;
648    }
649   
650    /* apply SSA id replaces */
651    for (CodeBlock& cblock: codeBlocks)
652        for (auto& ssaEntry: cblock.ssaInfoMap)
653        {
654            auto it = ssaReplacesMap.find(ssaEntry.first);
655            if (it == ssaReplacesMap.end())
656                continue;
657            SSAInfo& sinfo = ssaEntry.second;
658            VectorSet<SSAReplace>& replaces = it->second;
659            if (sinfo.readBeforeWrite)
660            {
661                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
662                                 ssaEntry.second.ssaIdBefore);
663                if (rit != replaces.end())
664                    sinfo.ssaIdBefore = rit->second; // replace
665            }
666            if (sinfo.ssaIdFirst != SIZE_MAX)
667            {
668                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
669                                 ssaEntry.second.ssaIdFirst);
670                if (rit != replaces.end())
671                    sinfo.ssaIdFirst = rit->second; // replace
672            }
673            if (sinfo.ssaIdLast != SIZE_MAX)
674            {
675                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
676                                 ssaEntry.second.ssaIdLast);
677                if (rit != replaces.end())
678                    sinfo.ssaIdLast = rit->second; // replace
679            }
680        }
681   
682    // clear ssa replaces
683    ssaReplacesMap.clear();
684}
685
686static cxuint getRegType(size_t regTypesNum, const cxuint* regRanges,
687            const AsmSingleVReg& svreg)
688{
689    cxuint regType; // regtype
690    if (svreg.regVar!=nullptr)
691        regType = svreg.regVar->type;
692    else
693        for (regType = 0; regType < regTypesNum; regType++)
694            if (svreg.index >= regRanges[regType<<1] &&
695                svreg.index < regRanges[(regType<<1)+1])
696                break;
697    return regType;
698}
699
700static Liveness& getLiveness(const AsmSingleVReg& svreg, size_t ssaIdIdx,
701        const AsmRegAllocator::SSAInfo& ssaInfo, std::vector<Liveness>* livenesses,
702        const VarIndexMap* vregIndexMaps, size_t regTypesNum, const cxuint* regRanges)
703{
704    size_t ssaId;
705    if (svreg.regVar==nullptr)
706        ssaId = 0;
707    else if (ssaIdIdx==0)
708        ssaId = ssaInfo.ssaIdBefore;
709    else if (ssaIdIdx==1)
710        ssaId = ssaInfo.ssaIdFirst;
711    else if (ssaIdIdx<ssaInfo.ssaIdChange)
712        ssaId = ssaInfo.ssaId + ssaIdIdx-1;
713    else // last
714        ssaId = ssaInfo.ssaIdLast;
715   
716    cxuint regType = getRegType(regTypesNum, regRanges, svreg); // regtype
717    const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
718    const std::vector<size_t>& ssaIdIndices = vregIndexMap.find(svreg)->second;
719    ARDOut << "lvn[" << regType << "][" << ssaIdIndices[ssaId] << "]. ssaIdIdx: " <<
720            ssaIdIdx << ". ssaId: " << ssaId << ". svreg: " << svreg.regVar << ":" <<
721            svreg.index << "\n";
722    return livenesses[regType][ssaIdIndices[ssaId]];
723}
724
725static Liveness& getLiveness2(const AsmSingleVReg& svreg,
726        size_t ssaId, std::vector<Liveness>* livenesses,
727        const VarIndexMap* vregIndexMaps, size_t regTypesNum, const cxuint* regRanges)
728{
729    cxuint regType = getRegType(regTypesNum, regRanges, svreg); // regtype
730    const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
731    const std::vector<size_t>& ssaIdIndices = vregIndexMap.find(svreg)->second;
732    ARDOut << "lvn[" << regType << "][" << ssaIdIndices[ssaId] << "]. ssaId: " <<
733            ssaId << ". svreg: " << svreg.regVar << ":" << svreg.index << "\n";
734    return livenesses[regType][ssaIdIndices[ssaId]];
735}
736
737/* TODO: add handling calls
738 * handle many start points in this code (for example many kernel's in same code)
739 * replace sets by vector, and sort and remove same values on demand
740 */
741
742/* join livenesses between consecutive code blocks */
743static void putCrossBlockLivenesses(const std::deque<FlowStackEntry3>& flowStack,
744        const std::vector<CodeBlock>& codeBlocks, const LastVRegMap& lastVRegMap,
745        std::vector<Liveness>* livenesses, const VarIndexMap* vregIndexMaps,
746        size_t regTypesNum, const cxuint* regRanges)
747{
748    ARDOut << "putCrossBlockLv block: " << flowStack.back().blockIndex << "\n";
749    const CodeBlock& cblock = codeBlocks[flowStack.back().blockIndex];
750    for (const auto& entry: cblock.ssaInfoMap)
751        if (entry.second.readBeforeWrite)
752        {
753            // find last
754            auto lvrit = lastVRegMap.find(entry.first);
755            FlowStackCIter flit = flowStack.begin();
756            if (lvrit != lastVRegMap.end())
757                flit += lvrit->second.back();
758           
759            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
760            const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
761            const std::vector<size_t>& ssaIdIndices =
762                        vregIndexMap.find(entry.first)->second;
763            Liveness& lv = livenesses[regType][ssaIdIndices[entry.second.ssaIdBefore]];
764            FlowStackCIter flitEnd = flowStack.end();
765            --flitEnd; // before last element
766           
767            ARDOut << "  putCross for " << entry.first.regVar << ":" <<
768                    entry.first.index << "\n";
769            // insert live time to last seen position
770            const CodeBlock& lastBlk = codeBlocks[flit->blockIndex];
771           
772            auto sinfoIt = lastBlk.ssaInfoMap.find(entry.first);
773            size_t lastPos = lastBlk.start;
774            if (sinfoIt != lastBlk.ssaInfoMap.end())
775            {
776                // if begin at some point at last block
777                lastPos = sinfoIt->second.lastPos;
778                lv.insert(lastPos + 1, lastBlk.end);
779                ++flit; // skip last block in stack
780            }
781           
782            for (; flit != flitEnd; ++flit)
783            {
784                const CodeBlock& cblock = codeBlocks[flit->blockIndex];
785                lv.insert(cblock.start, cblock.end);
786            }
787        }
788}
789
790static void joinSVregWithVisited(const SVRegMap* stackVarMap, const AsmSingleVReg& vreg,
791            size_t ssaIdNextBefore, const std::deque<FlowStackEntry3>& prevFlowStack,
792            const std::vector<CodeBlock>& codeBlocks, const VarIndexMap* vregIndexMaps,
793            std::vector<Liveness>* livenesses, size_t regTypesNum, const cxuint* regRanges)
794{
795    auto pfEnd = prevFlowStack.end();
796    --pfEnd;
797   
798    Liveness& lv = getLiveness2(vreg, ssaIdNextBefore,
799            livenesses, vregIndexMaps, regTypesNum, regRanges);
800   
801    const CodeBlock& cbLast = codeBlocks[(pfEnd-1)->blockIndex];
802    if (lv.contain(cbLast.end-1))
803        // if already filled up
804        return;
805   
806    // join liveness for this variable ssaId>.
807    // only if in previous block previous SSAID is
808    // read before all writes
809    auto it = stackVarMap->find(vreg);
810   
811    const size_t pfStart = (it != stackVarMap->end() ? it->second : 0);
812    //if (it == stackVarMap.end())
813        //continue;
814    // fill up previous part
815    auto flit = prevFlowStack.begin() + pfStart;
816    {
817        // fill up liveness for first code block
818        const CodeBlock& cblock = codeBlocks[flit->blockIndex];
819        auto ssaInfoIt = cblock.ssaInfoMap.find(vreg);
820        size_t prevLastPos = (ssaInfoIt != cblock.ssaInfoMap.end()) ?
821                ssaInfoIt->second.lastPos+1 : cblock.start;
822        lv.insert(prevLastPos, cblock.end);
823    }
824   
825    for (++flit; flit != pfEnd; ++flit)
826    {
827        const CodeBlock& cblock = codeBlocks[flit->blockIndex];
828        lv.insert(cblock.start, cblock.end);
829    }
830}
831
832// add new join second cache entry with readBeforeWrite for all encountered regvars
833static void addJoinSecCacheEntry(//const RoutineMap& routineMap,
834                const std::vector<CodeBlock>& codeBlocks,
835                SimpleCache<size_t, SVRegMap>& joinSecondPointsCache,
836                size_t nextBlock)
837{
838    ARDOut << "addJoinSecCacheEntry: " << nextBlock << "\n";
839    //std::stack<CallStackEntry> callStack = prevCallStack;
840    // traverse by graph from next block
841    std::deque<FlowStackEntry3> flowStack;
842    flowStack.push_back({ nextBlock, 0 });
843    CBlockBitPool visited(codeBlocks.size(), false);
844   
845    SVRegBlockMap alreadyReadMap;
846    SVRegMap cacheSecPoints;
847   
848    while (!flowStack.empty())
849    {
850        FlowStackEntry3& entry = flowStack.back();
851        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
852       
853        if (entry.nextIndex == 0)
854        {
855            // process current block
856            if (!visited[entry.blockIndex])
857            {
858                visited[entry.blockIndex] = true;
859                ARDOut << "  resolv (cache): " << entry.blockIndex << "\n";
860               
861                const SVRegMap* resSecondPoints =
862                            joinSecondPointsCache.use(entry.blockIndex);
863                if (resSecondPoints == nullptr)
864                {
865                    // if joinSecondPointCache not found
866                    for (auto& sentry: cblock.ssaInfoMap)
867                    {
868                        const SSAInfo& sinfo = sentry.second;
869                        auto res = alreadyReadMap.insert(
870                                    { sentry.first, entry.blockIndex });
871                       
872                        if (res.second && sinfo.readBeforeWrite)
873                            cacheSecPoints[sentry.first] = sinfo.ssaIdBefore;
874                    }
875                }
876                else // to use cache
877                {
878                    // add to current cache sec points
879                    for (const auto& rsentry: *resSecondPoints)
880                    {
881                        const bool alreadyRead =
882                            alreadyReadMap.find(rsentry.first) != alreadyReadMap.end();
883                        if (!alreadyRead)
884                            cacheSecPoints[rsentry.first] = rsentry.second;
885                    }
886                    flowStack.pop_back();
887                    continue;
888                }
889            }
890            else
891            {
892                // back, already visited
893                ARDOut << "join already (cache): " << entry.blockIndex << "\n";
894                flowStack.pop_back();
895                continue;
896            }
897        }
898       
899        if (entry.nextIndex < cblock.nexts.size())
900        {
901            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
902            entry.nextIndex++;
903        }
904        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
905                // if have any call then go to next block
906                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
907                 !cblock.haveReturn && !cblock.haveEnd)
908        {
909            // add toResolveMap ssaIds inside called routines
910            /*for (const auto& next: cblock.nexts)
911                if (next.isCall)
912                {
913                    const RoutineData& rdata = routineMap.find(next.block)->second;
914                    for (const auto& v: rdata.rbwSSAIdMap)
915                        alreadyReadMap.insert({v.first, entry.blockIndex });
916                    for (const auto& v: rdata.lastSSAIdMap)
917                        alreadyReadMap.insert({v.first, entry.blockIndex });
918                }*/
919           
920            flowStack.push_back({ entry.blockIndex+1, 0 });
921            entry.nextIndex++;
922        }
923        else // back
924        {
925            // remove old to resolve in leaved way to allow collecting next ssaId
926            // before write (can be different due to earlier visit)
927            /*for (const auto& next: cblock.nexts)
928                if (next.isCall)
929                {
930                    const RoutineData& rdata = routineMap.find(next.block)->second;
931                    for (const auto& v: rdata.rbwSSAIdMap)
932                    {
933                        auto it = alreadyReadMap.find(v.first);
934                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
935                            alreadyReadMap.erase(it);
936                    }
937                    for (const auto& v: rdata.lastSSAIdMap)
938                    {
939                        auto it = alreadyReadMap.find(v.first);
940                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
941                            alreadyReadMap.erase(it);
942                    }
943                }*/
944           
945            for (const auto& sentry: cblock.ssaInfoMap)
946            {
947                auto it = alreadyReadMap.find(sentry.first);
948                if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
949                    // remove old to resolve in leaved way to allow collecting next ssaId
950                    // before write (can be different due to earlier visit)
951                    alreadyReadMap.erase(it);
952            }
953            ARDOut << "  popjoin (cache)\n";
954            flowStack.pop_back();
955        }
956    }
957   
958    joinSecondPointsCache.put(nextBlock, cacheSecPoints);
959}
960
961static void joinRegVarLivenesses(const std::deque<FlowStackEntry3>& prevFlowStack,
962        const std::vector<CodeBlock>& codeBlocks,
963        const PrevWaysIndexMap& prevWaysIndexMap,
964        const std::vector<bool>& waysToCache, ResSecondPointsToCache& cblocksToCache,
965        SimpleCache<size_t, SVRegMap>& joinFirstPointsCache,
966        SimpleCache<size_t, SVRegMap>& joinSecondPointsCache,
967        const VarIndexMap* vregIndexMaps,
968        std::vector<Liveness>* livenesses, size_t regTypesNum, const cxuint* regRanges)
969{
970    size_t nextBlock = prevFlowStack.back().blockIndex;
971    auto pfEnd = prevFlowStack.end();
972    --pfEnd;
973    ARDOut << "startJoinLv: " << (pfEnd-1)->blockIndex << "," << nextBlock << "\n";
974    // key - varreg, value - last position in previous flowStack
975    SVRegMap stackVarMap;
976   
977    size_t pfStartIndex = 0;
978    {
979        auto pfPrev = pfEnd;
980        --pfPrev;
981        auto it = prevWaysIndexMap.find(pfPrev->blockIndex);
982        if (it != prevWaysIndexMap.end())
983        {
984            const SVRegMap* cached = joinFirstPointsCache.use(it->second.first);
985            if (cached!=nullptr)
986            {
987                ARDOut << "use pfcached: " << it->second.first << ", " <<
988                        it->second.second << "\n";
989                stackVarMap = *cached;
990                pfStartIndex = it->second.second+1;
991               
992                // apply missing calls at end of the cached
993                //const CodeBlock& cblock = codeBlocks[it->second.first];
994               
995                //const FlowStackEntry3& entry = *(prevFlowStack.begin()+pfStartIndex-1);
996                //if (entry.nextIndex > cblock.nexts.size())
997                   // applyCallToStackVarMap(cblock, routineMap, stackVarMap, -1, -1);
998            }
999        }
1000    }
1001   
1002    for (auto pfit = prevFlowStack.begin()+pfStartIndex; pfit != pfEnd; ++pfit)
1003    {
1004        const FlowStackEntry3& entry = *pfit;
1005        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
1006        for (const auto& sentry: cblock.ssaInfoMap)
1007            stackVarMap[sentry.first] = pfit - prevFlowStack.begin();
1008       
1009        // put to first point cache
1010        if (waysToCache[pfit->blockIndex] &&
1011            !joinFirstPointsCache.hasKey(pfit->blockIndex))
1012        {
1013            ARDOut << "put pfcache " << pfit->blockIndex << "\n";
1014            joinFirstPointsCache.put(pfit->blockIndex, stackVarMap);
1015        }
1016    }
1017   
1018    SVRegMap cacheSecPoints;
1019    const bool toCache = (!joinSecondPointsCache.hasKey(nextBlock)) &&
1020                cblocksToCache.count(nextBlock)>=2;
1021   
1022    // traverse by graph from next block
1023    std::deque<FlowStackEntry3> flowStack;
1024    flowStack.push_back({ nextBlock, 0 });
1025    std::vector<bool> visited(codeBlocks.size(), false);
1026   
1027    // already read in current path
1028    // key - vreg, value - source block where vreg of conflict found
1029    SVRegMap alreadyReadMap;
1030   
1031    while (!flowStack.empty())
1032    {
1033        FlowStackEntry3& entry = flowStack.back();
1034        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
1035       
1036        if (entry.nextIndex == 0)
1037        {
1038            // process current block
1039            if (!visited[entry.blockIndex])
1040            {
1041                visited[entry.blockIndex] = true;
1042                ARDOut << "  lvjoin: " << entry.blockIndex << "\n";
1043               
1044                const SVRegMap* joinSecondPoints =
1045                        joinSecondPointsCache.use(entry.blockIndex);
1046               
1047                if (joinSecondPoints == nullptr)
1048                    for (const auto& sentry: cblock.ssaInfoMap)
1049                    {
1050                        const SSAInfo& sinfo = sentry.second;
1051                        auto res = alreadyReadMap.insert(
1052                                    { sentry.first, entry.blockIndex });
1053                       
1054                        if (toCache)
1055                            cacheSecPoints[sentry.first] = sinfo.ssaIdBefore;
1056                       
1057                        if (res.second && sinfo.readBeforeWrite)
1058                            joinSVregWithVisited(&stackVarMap, sentry.first,
1059                                sentry.second.ssaIdBefore, prevFlowStack, codeBlocks,
1060                                vregIndexMaps, livenesses, regTypesNum, regRanges);
1061                    }
1062                else
1063                {
1064                    ARDOut << "use join secPointCache: " << entry.blockIndex << "\n";
1065                    // add to current cache sec points
1066                    for (const auto& rsentry: *joinSecondPoints)
1067                    {
1068                        const bool alreadyRead =
1069                            alreadyReadMap.find(rsentry.first) != alreadyReadMap.end();
1070                       
1071                        if (!alreadyRead)
1072                        {
1073                            if (toCache)
1074                                cacheSecPoints[rsentry.first] = rsentry.second;
1075                           
1076                            joinSVregWithVisited(&stackVarMap, rsentry.first,
1077                                    rsentry.second, prevFlowStack, codeBlocks,
1078                                    vregIndexMaps, livenesses, regTypesNum, regRanges);
1079                        }
1080                    }
1081                    flowStack.pop_back();
1082                    continue;
1083                }
1084            }
1085            else
1086            {
1087                cblocksToCache.increase(entry.blockIndex);
1088                ARDOut << "jcblockToCache: " << entry.blockIndex << "=" <<
1089                            cblocksToCache.count(entry.blockIndex) << "\n";
1090                // back, already visited
1091                ARDOut << "join already: " << entry.blockIndex << "\n";
1092                flowStack.pop_back();
1093                continue;
1094            }
1095        }
1096       
1097        if (entry.nextIndex < cblock.nexts.size())
1098        {
1099            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1100            entry.nextIndex++;
1101        }
1102        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
1103                // if have any call then go to next block
1104                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
1105                 !cblock.haveReturn && !cblock.haveEnd)
1106        {
1107            // add toResolveMap ssaIds inside called routines
1108            /*for (const auto& next: cblock.nexts)
1109                if (next.isCall)
1110                {
1111                    const RoutineData& rdata = routineMap.find(next.block)->second;
1112                    for (const auto& v: rdata.rbwSSAIdMap)
1113                        alreadyReadMap.insert({v.first, entry.blockIndex });
1114                    for (const auto& v: rdata.lastSSAIdMap)
1115                        alreadyReadMap.insert({v.first, entry.blockIndex });
1116                }*/
1117           
1118            flowStack.push_back({ entry.blockIndex+1, 0 });
1119            entry.nextIndex++;
1120        }
1121        else // back
1122        {
1123            // remove old to resolve in leaved way to allow collecting next ssaId
1124            // before write (can be different due to earlier visit)
1125            /*for (const auto& next: cblock.nexts)
1126                if (next.isCall)
1127                {
1128                    const RoutineData& rdata = routineMap.find(next.block)->second;
1129                    for (const auto& v: rdata.rbwSSAIdMap)
1130                    {
1131                        auto it = alreadyReadMap.find(v.first);
1132                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1133                            alreadyReadMap.erase(it);
1134                    }
1135                    for (const auto& v: rdata.lastSSAIdMap)
1136                    {
1137                        auto it = alreadyReadMap.find(v.first);
1138                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1139                            alreadyReadMap.erase(it);
1140                    }
1141                }*/
1142           
1143            for (const auto& sentry: cblock.ssaInfoMap)
1144            {
1145                auto it = alreadyReadMap.find(sentry.first);
1146                if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1147                    // remove old to resolve in leaved way to allow collecting next ssaId
1148                    // before write (can be different due to earlier visit)
1149                    alreadyReadMap.erase(it);
1150            }
1151            ARDOut << "  popjoin\n";
1152           
1153            if (cblocksToCache.count(entry.blockIndex)==2 &&
1154                !joinSecondPointsCache.hasKey(entry.blockIndex))
1155                // add to cache
1156                addJoinSecCacheEntry(codeBlocks, joinSecondPointsCache,
1157                            entry.blockIndex);
1158           
1159            flowStack.pop_back();
1160        }
1161    }
1162   
1163    if (toCache)
1164        joinSecondPointsCache.put(nextBlock, cacheSecPoints);
1165}
1166
1167static void addUsageDeps(const cxbyte* ldeps, cxuint rvusNum,
1168            const AsmRegVarUsage* rvus, LinearDepMap* ldepsOut,
1169            const VarIndexMap* vregIndexMaps, const SVRegMap& ssaIdIdxMap,
1170            size_t regTypesNum, const cxuint* regRanges)
1171{
1172    // add linear deps
1173    cxuint count = ldeps[0];
1174    cxuint pos = 1;
1175    cxbyte rvuAdded = 0;
1176    for (cxuint i = 0; i < count; i++)
1177    {
1178        cxuint ccount = ldeps[pos++];
1179        std::vector<size_t> vidxes;
1180        cxuint regType = UINT_MAX;
1181        cxbyte align = rvus[ldeps[pos]].align;
1182        for (cxuint j = 0; j < ccount; j++)
1183        {
1184            rvuAdded |= 1U<<ldeps[pos];
1185            const AsmRegVarUsage& rvu = rvus[ldeps[pos++]];
1186            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
1187            {
1188                AsmSingleVReg svreg = {rvu.regVar, k};
1189                auto sit = ssaIdIdxMap.find(svreg);
1190                if (regType==UINT_MAX)
1191                    regType = getRegType(regTypesNum, regRanges, svreg);
1192                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1193                const std::vector<size_t>& ssaIdIndices =
1194                            vregIndexMap.find(svreg)->second;
1195                // push variable index
1196                vidxes.push_back(ssaIdIndices[sit->second]);
1197            }
1198        }
1199        ldepsOut[regType][vidxes[0]].align = align;
1200        for (size_t k = 1; k < vidxes.size(); k++)
1201        {
1202            ldepsOut[regType][vidxes[k-1]].nextVidxes.insertValue(vidxes[k]);
1203            ldepsOut[regType][vidxes[k]].prevVidxes.insertValue(vidxes[k-1]);
1204        }
1205    }
1206    // add single arg linear dependencies
1207    for (cxuint i = 0; i < rvusNum; i++)
1208        if ((rvuAdded & (1U<<i)) == 0 && rvus[i].rstart+1<rvus[i].rend)
1209        {
1210            const AsmRegVarUsage& rvu = rvus[i];
1211            std::vector<size_t> vidxes;
1212            cxuint regType = UINT_MAX;
1213            cxbyte align = rvus[i].align;
1214            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
1215            {
1216                AsmSingleVReg svreg = {rvu.regVar, k};
1217                auto sit = ssaIdIdxMap.find(svreg);
1218                assert(sit != ssaIdIdxMap.end());
1219                if (regType==UINT_MAX)
1220                    regType = getRegType(regTypesNum, regRanges, svreg);
1221                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1222                const std::vector<size_t>& ssaIdIndices =
1223                            vregIndexMap.find(svreg)->second;
1224                // push variable index
1225                vidxes.push_back(ssaIdIndices[sit->second]);
1226            }
1227            ldepsOut[regType][vidxes[0]].align = align;
1228            for (size_t j = 1; j < vidxes.size(); j++)
1229            {
1230                ldepsOut[regType][vidxes[j-1]].nextVidxes.insertValue(vidxes[j]);
1231                ldepsOut[regType][vidxes[j]].prevVidxes.insertValue(vidxes[j-1]);
1232            }
1233        }
1234}
1235
1236/* TODO: handling livenesses between routine call:
1237 *   for any routine call in call point:
1238 *     add extra liveness point which will be added to liveness of the vars used between
1239 *     call point and to liveness of the vars used inside routine
1240 */
1241
1242void AsmRegAllocator::createLivenesses(ISAUsageHandler& usageHandler)
1243{
1244    ARDOut << "----- createLivenesses ------\n";
1245    // construct var index maps
1246    cxuint regRanges[MAX_REGTYPES_NUM*2];
1247    std::fill(graphVregsCounts, graphVregsCounts+MAX_REGTYPES_NUM, size_t(0));
1248    size_t regTypesNum;
1249    assembler.isaAssembler->getRegisterRanges(regTypesNum, regRanges);
1250   
1251    for (const CodeBlock& cblock: codeBlocks)
1252        for (const auto& entry: cblock.ssaInfoMap)
1253        {
1254            const SSAInfo& sinfo = entry.second;
1255            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
1256            VarIndexMap& vregIndices = vregIndexMaps[regType];
1257            size_t& graphVregsCount = graphVregsCounts[regType];
1258            std::vector<size_t>& ssaIdIndices = vregIndices[entry.first];
1259            size_t ssaIdCount = 0;
1260            if (sinfo.readBeforeWrite)
1261                ssaIdCount = sinfo.ssaIdBefore+1;
1262            if (sinfo.ssaIdChange!=0)
1263            {
1264                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdLast+1);
1265                ssaIdCount = std::max(ssaIdCount, sinfo.ssaId+sinfo.ssaIdChange-1);
1266                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdFirst+1);
1267            }
1268            // if not readBeforeWrite and neither ssaIdChanges but it is write to
1269            // normal register
1270            if (entry.first.regVar==nullptr)
1271                ssaIdCount = 1;
1272           
1273            if (ssaIdIndices.size() < ssaIdCount)
1274                ssaIdIndices.resize(ssaIdCount, SIZE_MAX);
1275           
1276            // set liveness index to ssaIdIndices
1277            if (sinfo.readBeforeWrite)
1278            {
1279                if (ssaIdIndices[sinfo.ssaIdBefore] == SIZE_MAX)
1280                    ssaIdIndices[sinfo.ssaIdBefore] = graphVregsCount++;
1281            }
1282            if (sinfo.ssaIdChange!=0)
1283            {
1284                // fill up ssaIdIndices (with graph Ids)
1285                if (ssaIdIndices[sinfo.ssaIdFirst] == SIZE_MAX)
1286                    ssaIdIndices[sinfo.ssaIdFirst] = graphVregsCount++;
1287                for (size_t ssaId = sinfo.ssaId+1;
1288                        ssaId < sinfo.ssaId+sinfo.ssaIdChange-1; ssaId++)
1289                    ssaIdIndices[ssaId] = graphVregsCount++;
1290                if (ssaIdIndices[sinfo.ssaIdLast] == SIZE_MAX)
1291                    ssaIdIndices[sinfo.ssaIdLast] = graphVregsCount++;
1292            }
1293            // if not readBeforeWrite and neither ssaIdChanges but it is write to
1294            // normal register
1295            if (entry.first.regVar==nullptr && ssaIdIndices[0] == SIZE_MAX)
1296                ssaIdIndices[0] = graphVregsCount++;
1297        }
1298   
1299    // construct vreg liveness
1300    std::deque<FlowStackEntry3> flowStack;
1301    std::vector<bool> visited(codeBlocks.size(), false);
1302    // hold last vreg ssaId and position
1303    LastVRegMap lastVRegMap;
1304   
1305    // key - current res first key, value - previous first key and its flowStack pos
1306    PrevWaysIndexMap prevWaysIndexMap;
1307    // to track ways last block indices pair: block index, flowStackPos)
1308    std::pair<size_t, size_t> lastCommonCacheWayPoint{ SIZE_MAX, SIZE_MAX };
1309    std::vector<bool> waysToCache(codeBlocks.size(), false);
1310    ResSecondPointsToCache cblocksToCache(codeBlocks.size());
1311   
1312    size_t rbwCount = 0;
1313    size_t wrCount = 0;
1314   
1315    std::vector<Liveness> livenesses[MAX_REGTYPES_NUM];
1316   
1317    for (size_t i = 0; i < regTypesNum; i++)
1318        livenesses[i].resize(graphVregsCounts[i]);
1319   
1320    size_t curLiveTime = 0;
1321    flowStack.push_back({ 0, 0 });
1322   
1323    while (!flowStack.empty())
1324    {
1325        FlowStackEntry3& entry = flowStack.back();
1326        CodeBlock& cblock = codeBlocks[entry.blockIndex];
1327       
1328        if (entry.nextIndex == 0)
1329        {
1330            curLiveTime = cblock.start;
1331            // process current block
1332            if (!visited[entry.blockIndex])
1333            {
1334                visited[entry.blockIndex] = true;
1335                ARDOut << "joinpush: " << entry.blockIndex << "\n";
1336                if (flowStack.size() > 1)
1337                    putCrossBlockLivenesses(flowStack, codeBlocks, lastVRegMap,
1338                            livenesses, vregIndexMaps, regTypesNum, regRanges);
1339                // update last vreg position
1340                for (const auto& sentry: cblock.ssaInfoMap)
1341                {
1342                    // update
1343                    auto res = lastVRegMap.insert({ sentry.first,
1344                                { flowStack.size()-1 } });
1345                    if (!res.second) // if not first seen, just update
1346                        // update last
1347                        res.first->second.push_back(flowStack.size()-1);
1348                   
1349                    // count read before writes (for cache weight)
1350                    if (sentry.second.readBeforeWrite)
1351                        rbwCount++;
1352                    if (sentry.second.ssaIdChange!=0)
1353                        wrCount++;
1354                }
1355               
1356                // main routine to handle ssaInfos
1357                SVRegMap ssaIdIdxMap;
1358                AsmRegVarUsage instrRVUs[8];
1359                cxuint instrRVUsCount = 0;
1360               
1361                size_t oldOffset = cblock.usagePos.readOffset;
1362                std::vector<AsmSingleVReg> readSVRegs;
1363                std::vector<AsmSingleVReg> writtenSVRegs;
1364               
1365                usageHandler.setReadPos(cblock.usagePos);
1366                // register in liveness
1367                while (true)
1368                {
1369                    AsmRegVarUsage rvu = { 0U, nullptr, 0U, 0U };
1370                    bool hasNext = false;
1371                    if (usageHandler.hasNext() && oldOffset < cblock.end)
1372                    {
1373                        hasNext = true;
1374                        rvu = usageHandler.nextUsage();
1375                    }
1376                    const size_t liveTime = oldOffset;
1377                    if ((!hasNext || rvu.offset > oldOffset) && oldOffset < cblock.end)
1378                    {
1379                        ARDOut << "apply to liveness. offset: " << oldOffset << "\n";
1380                        // apply to liveness
1381                        for (AsmSingleVReg svreg: readSVRegs)
1382                        {
1383                            auto svrres = ssaIdIdxMap.insert({ svreg, 0 });
1384                            Liveness& lv = getLiveness(svreg, svrres.first->second,
1385                                    cblock.ssaInfoMap.find(svreg)->second,
1386                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1387                            if (svrres.second)
1388                                // begin region from this block
1389                                lv.newRegion(curLiveTime);
1390                            lv.expand(liveTime);
1391                        }
1392                        for (AsmSingleVReg svreg: writtenSVRegs)
1393                        {
1394                            size_t& ssaIdIdx = ssaIdIdxMap[svreg];
1395                            ssaIdIdx++;
1396                            SSAInfo& sinfo = cblock.ssaInfoMap.find(svreg)->second;
1397                            Liveness& lv = getLiveness(svreg, ssaIdIdx, sinfo,
1398                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1399                            // works only with ISA where smallest instruction have 2 bytes!
1400                            // after previous read, but not after instruction.
1401                            // if var is not used anywhere then this liveness region
1402                            // blocks assignment for other vars
1403                            lv.insert(liveTime+1, liveTime+2);
1404                        }
1405                        // get linear deps and equal to
1406                        cxbyte lDeps[16];
1407                        usageHandler.getUsageDependencies(instrRVUsCount, instrRVUs, lDeps);
1408                       
1409                        addUsageDeps(lDeps, instrRVUsCount, instrRVUs,
1410                                linearDepMaps, vregIndexMaps, ssaIdIdxMap,
1411                                regTypesNum, regRanges);
1412                       
1413                        readSVRegs.clear();
1414                        writtenSVRegs.clear();
1415                        if (!hasNext)
1416                            break;
1417                        oldOffset = rvu.offset;
1418                        instrRVUsCount = 0;
1419                    }
1420                    if (hasNext && oldOffset < cblock.end && !rvu.useRegMode)
1421                        instrRVUs[instrRVUsCount++] = rvu;
1422                    if (oldOffset >= cblock.end)
1423                        break;
1424                   
1425                    for (uint16_t rindex = rvu.rstart; rindex < rvu.rend; rindex++)
1426                    {
1427                        // per register/singlvreg
1428                        AsmSingleVReg svreg{ rvu.regVar, rindex };
1429                        if (rvu.rwFlags == ASMRVU_WRITE && rvu.regField!=ASMFIELD_NONE)
1430                            writtenSVRegs.push_back(svreg);
1431                        else // read or treat as reading // expand previous region
1432                            readSVRegs.push_back(svreg);
1433                    }
1434                }
1435            }
1436            else
1437            {
1438                cblocksToCache.increase(entry.blockIndex);
1439                ARDOut << "jcblockToCache: " << entry.blockIndex << "=" <<
1440                            cblocksToCache.count(entry.blockIndex) << "\n";
1441               
1442                // back, already visited
1443                flowStack.pop_back();
1444               
1445                size_t curWayBIndex = flowStack.back().blockIndex;
1446                if (lastCommonCacheWayPoint.first != SIZE_MAX)
1447                {
1448                    // mark point of way to cache (res first point)
1449                    waysToCache[lastCommonCacheWayPoint.first] = true;
1450                    ARDOut << "mark to pfcache " <<
1451                            lastCommonCacheWayPoint.first << ", " <<
1452                            curWayBIndex << "\n";
1453                    prevWaysIndexMap[curWayBIndex] = lastCommonCacheWayPoint;
1454                }
1455                lastCommonCacheWayPoint = { curWayBIndex, flowStack.size()-1 };
1456                ARDOut << "lastCcwP: " << curWayBIndex << "\n";
1457                continue;
1458            }
1459        }
1460        if (entry.nextIndex < cblock.nexts.size())
1461        {
1462            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1463            entry.nextIndex++;
1464        }
1465        else if (entry.nextIndex==0 && cblock.nexts.empty() && !cblock.haveEnd)
1466        {
1467            flowStack.push_back({ entry.blockIndex+1, 0 });
1468            entry.nextIndex++;
1469        }
1470        else // back
1471        {
1472            // revert lastSSAIdMap
1473            flowStack.pop_back();
1474            if (!flowStack.empty())
1475                for (const auto& sentry: cblock.ssaInfoMap)
1476                {
1477                    auto lvrit = lastVRegMap.find(sentry.first);
1478                    if (lvrit != lastVRegMap.end())
1479                    {
1480                        std::vector<size_t>& lastPos = lvrit->second;
1481                        lastPos.pop_back();
1482                        if (lastPos.empty()) // just remove from lastVRegs
1483                            lastVRegMap.erase(lvrit);
1484                    }
1485                }
1486           
1487           
1488            if (!flowStack.empty() && lastCommonCacheWayPoint.first != SIZE_MAX &&
1489                    lastCommonCacheWayPoint.second >= flowStack.size())
1490            {
1491                lastCommonCacheWayPoint =
1492                        { flowStack.back().blockIndex, flowStack.size()-1 };
1493                ARDOut << "POPlastCcwP: " << lastCommonCacheWayPoint.first << "\n";
1494            }
1495        }
1496    }
1497   
1498    // after, that resolve joins (join with already visited code)
1499    // SVRegMap in this cache: key - vreg, value - last flowStack entry position
1500    SimpleCache<size_t, SVRegMap> joinFirstPointsCache(wrCount<<1);
1501    // SVRegMap in this cache: key - vreg, value - first readBefore in second part
1502    SimpleCache<size_t, SVRegMap> joinSecondPointsCache(rbwCount<<1);
1503   
1504    flowStack.clear();
1505    std::fill(visited.begin(), visited.end(), false);
1506   
1507    flowStack.push_back({ 0, 0 });
1508   
1509    while (!flowStack.empty())
1510    {
1511        FlowStackEntry3& entry = flowStack.back();
1512        CodeBlock& cblock = codeBlocks[entry.blockIndex];
1513       
1514        if (entry.nextIndex == 0)
1515        {
1516            // process current block
1517            if (!visited[entry.blockIndex])
1518                visited[entry.blockIndex] = true;
1519            else
1520            {
1521                joinRegVarLivenesses(flowStack, codeBlocks,
1522                        prevWaysIndexMap, waysToCache, cblocksToCache,
1523                        joinFirstPointsCache, joinSecondPointsCache,
1524                        vregIndexMaps, livenesses, regTypesNum, regRanges);
1525                // back, already visited
1526                flowStack.pop_back();
1527                continue;
1528            }
1529        }
1530       
1531        if (entry.nextIndex < cblock.nexts.size())
1532        {
1533            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1534            entry.nextIndex++;
1535        }
1536        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
1537                // if have any call then go to next block
1538                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
1539                 !cblock.haveReturn && !cblock.haveEnd)
1540        {
1541            flowStack.push_back({ entry.blockIndex+1, 0 });
1542            entry.nextIndex++;
1543        }
1544        else // back
1545        {
1546            if (cblocksToCache.count(entry.blockIndex)==2 &&
1547                !joinSecondPointsCache.hasKey(entry.blockIndex))
1548                // add to cache
1549                addJoinSecCacheEntry(codeBlocks, joinSecondPointsCache,
1550                            entry.blockIndex);
1551            flowStack.pop_back();
1552        }
1553    }
1554   
1555    // move livenesses to AsmRegAllocator outLivenesses
1556    for (size_t regType = 0; regType < regTypesNum; regType++)
1557    {
1558        std::vector<Liveness>& livenesses2 = livenesses[regType];
1559        Array<OutLiveness>& outLivenesses2 = outLivenesses[regType];
1560        outLivenesses2.resize(livenesses2.size());
1561        for (size_t li = 0; li < livenesses2.size(); li++)
1562        {
1563            outLivenesses2[li].resize(livenesses2[li].l.size());
1564            std::copy(livenesses2[li].l.begin(), livenesses2[li].l.end(),
1565                      outLivenesses2[li].begin());
1566            livenesses2[li].clear();
1567        }
1568        livenesses2.clear();
1569    }
1570}
1571
1572void AsmRegAllocator::createInterferenceGraph()
1573{
1574    /// construct liveBlockMaps
1575    std::set<LiveBlock> liveBlockMaps[MAX_REGTYPES_NUM];
1576    for (size_t regType = 0; regType < regTypesNum; regType++)
1577    {
1578        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1579        Array<OutLiveness>& liveness = outLivenesses[regType];
1580        for (size_t li = 0; li < liveness.size(); li++)
1581        {
1582            OutLiveness& lv = liveness[li];
1583            for (const std::pair<size_t, size_t>& blk: lv)
1584                if (blk.first != blk.second)
1585                    liveBlockMap.insert({ blk.first, blk.second, li });
1586            lv.clear();
1587        }
1588        liveness.clear();
1589    }
1590   
1591    // create interference graphs
1592    for (size_t regType = 0; regType < regTypesNum; regType++)
1593    {
1594        InterGraph& interGraph = interGraphs[regType];
1595        interGraph.resize(graphVregsCounts[regType]);
1596        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1597       
1598        auto lit = liveBlockMap.begin();
1599        size_t rangeStart = 0;
1600        if (lit != liveBlockMap.end())
1601            rangeStart = lit->start;
1602        while (lit != liveBlockMap.end())
1603        {
1604            const size_t blkStart = lit->start;
1605            const size_t blkEnd = lit->end;
1606            size_t rangeEnd = blkEnd;
1607            auto liStart = liveBlockMap.lower_bound({ rangeStart, 0, 0 });
1608            auto liEnd = liveBlockMap.lower_bound({ rangeEnd, 0, 0 });
1609            // collect from this range, variable indices
1610            std::set<size_t> varIndices;
1611            for (auto lit2 = liStart; lit2 != liEnd; ++lit2)
1612                varIndices.insert(lit2->vidx);
1613            // push to intergraph as full subgGraph
1614            for (auto vit = varIndices.begin(); vit != varIndices.end(); ++vit)
1615                for (auto vit2 = varIndices.begin(); vit2 != varIndices.end(); ++vit2)
1616                    if (vit != vit2)
1617                        interGraph[*vit].insert(*vit2);
1618            // go to next live blocks
1619            rangeStart = rangeEnd;
1620            for (; lit != liveBlockMap.end(); ++lit)
1621                if (lit->start != blkStart && lit->end != blkEnd)
1622                    break;
1623            if (lit == liveBlockMap.end())
1624                break; //
1625            rangeStart = std::max(rangeStart, lit->start);
1626        }
1627    }
1628}
1629
1630/* algorithm to allocate regranges:
1631 * from smallest regranges to greatest regranges:
1632 *   choosing free register: from smallest free regranges
1633 *      to greatest regranges:
1634 *         in this same regrange:
1635 *               try to find free regs in regranges
1636 *               try to link free ends of two distinct regranges
1637 */
1638
1639void AsmRegAllocator::colorInterferenceGraph()
1640{
1641    const GPUArchitecture arch = getGPUArchitectureFromDeviceType(
1642                    assembler.deviceType);
1643   
1644    for (size_t regType = 0; regType < regTypesNum; regType++)
1645    {
1646        const size_t maxColorsNum = getGPUMaxRegistersNum(arch, regType);
1647        InterGraph& interGraph = interGraphs[regType];
1648        const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1649        Array<cxuint>& gcMap = graphColorMaps[regType];
1650       
1651        const size_t nodesNum = interGraph.size();
1652        gcMap.resize(nodesNum);
1653        std::fill(gcMap.begin(), gcMap.end(), cxuint(UINT_MAX));
1654        Array<size_t> sdoCounts(nodesNum);
1655        std::fill(sdoCounts.begin(), sdoCounts.end(), 0);
1656       
1657        SDOLDOCompare compare(interGraph, sdoCounts);
1658        std::set<size_t, SDOLDOCompare> nodeSet(compare);
1659        for (size_t i = 0; i < nodesNum; i++)
1660            nodeSet.insert(i);
1661       
1662        cxuint colorsNum = 0;
1663        // firstly, allocate real registers
1664        for (const auto& entry: vregIndexMap)
1665            if (entry.first.regVar == nullptr)
1666                gcMap[entry.second[0]] = colorsNum++;
1667       
1668        for (size_t colored = 0; colored < nodesNum; colored++)
1669        {
1670            size_t node = *nodeSet.begin();
1671            if (gcMap[node] != UINT_MAX)
1672                continue; // already colored
1673            size_t color = 0;
1674           
1675            for (color = 0; color <= colorsNum; color++)
1676            {
1677                // find first usable color
1678                bool thisSame = false;
1679                for (size_t nb: interGraph[node])
1680                    if (gcMap[nb] == color)
1681                    {
1682                        thisSame = true;
1683                        break;
1684                    }
1685                if (!thisSame)
1686                    break;
1687            }
1688            if (color==colorsNum) // add new color if needed
1689            {
1690                if (colorsNum >= maxColorsNum)
1691                    throw AsmException("Too many register is needed");
1692                colorsNum++;
1693            }
1694           
1695            gcMap[node] = color;
1696            // update SDO for node
1697            bool colorExists = false;
1698            for (size_t nb: interGraph[node])
1699                if (gcMap[nb] == color)
1700                {
1701                    colorExists = true;
1702                    break;
1703                }
1704            if (!colorExists)
1705                sdoCounts[node]++;
1706            // update SDO for neighbors
1707            for (size_t nb: interGraph[node])
1708            {
1709                colorExists = false;
1710                for (size_t nb2: interGraph[nb])
1711                    if (gcMap[nb2] == color)
1712                    {
1713                        colorExists = true;
1714                        break;
1715                    }
1716                if (!colorExists)
1717                {
1718                    if (gcMap[nb] == UINT_MAX)
1719                        nodeSet.erase(nb);  // before update we erase from nodeSet
1720                    sdoCounts[nb]++;
1721                    if (gcMap[nb] == UINT_MAX)
1722                        nodeSet.insert(nb); // after update, insert again
1723                }
1724            }
1725           
1726            gcMap[node] = color;
1727        }
1728    }
1729}
1730
1731void AsmRegAllocator::allocateRegisters(cxuint sectionId)
1732{
1733    // before any operation, clear all
1734    codeBlocks.clear();
1735    for (size_t i = 0; i < MAX_REGTYPES_NUM; i++)
1736    {
1737        graphVregsCounts[i] = 0;
1738        vregIndexMaps[i].clear();
1739        interGraphs[i].clear();
1740        linearDepMaps[i].clear();
1741        graphColorMaps[i].clear();
1742    }
1743    ssaReplacesMap.clear();
1744    cxuint maxRegs[MAX_REGTYPES_NUM];
1745    assembler.isaAssembler->getMaxRegistersNum(regTypesNum, maxRegs);
1746   
1747    // set up
1748    const AsmSection& section = assembler.sections[sectionId];
1749    createCodeStructure(section.codeFlow, section.content.size(), section.content.data());
1750    createSSAData(*section.usageHandler);
1751    applySSAReplaces();
1752    createLivenesses(*section.usageHandler);
1753    createInterferenceGraph();
1754    colorInterferenceGraph();
1755}
Note: See TracBrowser for help on using the repository browser.