source: CLRX/CLRadeonExtender/trunk/amdasm/AsmRegAlloc.cpp @ 4101

Last change on this file since 4101 was 4101, checked in by matszpk, 14 months ago

CLRadeonExtender: AsmRegAlloc?: remove obsolete joinSVregWithVisited.

File size: 79.2 KB
Line 
1/*
2 *  CLRadeonExtender - Unofficial OpenCL Radeon Extensions Library
3 *  Copyright (C) 2014-2018 Mateusz Szpakowski
4 *
5 *  This library is free software; you can redistribute it and/or
6 *  modify it under the terms of the GNU Lesser General Public
7 *  License as published by the Free Software Foundation; either
8 *  version 2.1 of the License, or (at your option) any later version.
9 *
10 *  This library is distributed in the hope that it will be useful,
11 *  but WITHOUT ANY WARRANTY; without even the implied warranty of
12 *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
13 *  Lesser General Public License for more details.
14 *
15 *  You should have received a copy of the GNU Lesser General Public
16 *  License along with this library; if not, write to the Free Software
17 *  Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301  USA
18 */
19
20#include <CLRX/Config.h>
21#include <assert.h>
22#include <iostream>
23#include <stack>
24#include <deque>
25#include <vector>
26#include <utility>
27#include <unordered_set>
28#include <map>
29#include <set>
30#include <unordered_map>
31#include <algorithm>
32#include <CLRX/utils/Utilities.h>
33#include <CLRX/utils/Containers.h>
34#include <CLRX/amdasm/Assembler.h>
35#include "AsmInternals.h"
36#include "AsmRegAlloc.h"
37
38using namespace CLRX;
39
40#if ASMREGALLOC_DEBUGDUMP
41std::ostream& operator<<(std::ostream& os, const CLRX::BlockIndex& v)
42{
43    if (v.pass==0)
44        return os << v.index;
45    else
46        return os << v.index << "#" << v.pass;
47}
48#endif
49
50ISAUsageHandler::ISAUsageHandler(const std::vector<cxbyte>& _content) :
51            content(_content), lastOffset(0), readOffset(0), instrStructPos(0),
52            regUsagesPos(0), regUsages2Pos(0), regVarUsagesPos(0),
53            pushedArgs(0), argPos(0), argFlags(0), isNext(false), useRegMode(false)
54{ }
55
56ISAUsageHandler::~ISAUsageHandler()
57{ }
58
59void ISAUsageHandler::rewind()
60{
61    readOffset = instrStructPos = 0;
62    regUsagesPos = regUsages2Pos = regVarUsagesPos = 0;
63    useRegMode = false;
64    pushedArgs = 0;
65    skipBytesInInstrStruct();
66}
67
68void ISAUsageHandler::skipBytesInInstrStruct()
69{
70    // do not add instruction size if usereg (usereg immediately before instr regusages)
71    if ((instrStructPos != 0 || argPos != 0) && !useRegMode)
72        readOffset += defaultInstrSize;
73    argPos = 0;
74    for (;instrStructPos < instrStruct.size() &&
75        instrStruct[instrStructPos] > 0x80; instrStructPos++)
76        readOffset += (instrStruct[instrStructPos] & 0x7f);
77    isNext = (instrStructPos < instrStruct.size());
78}
79
80void ISAUsageHandler::putSpace(size_t offset)
81{
82    if (lastOffset != offset)
83    {
84        flush(); // flush before new instruction
85        // useReg immediately before instruction regusages
86        size_t defaultInstrSize = (!useRegMode ? this->defaultInstrSize : 0);
87        if (lastOffset > offset)
88            throw AsmException("Offset before previous instruction");
89        if (!instrStruct.empty() && offset - lastOffset < defaultInstrSize)
90            throw AsmException("Offset between previous instruction");
91        size_t toSkip = !instrStruct.empty() ? 
92                offset - lastOffset - defaultInstrSize : offset;
93        while (toSkip > 0)
94        {
95            size_t skipped = std::min(toSkip, size_t(0x7f));
96            instrStruct.push_back(skipped | 0x80);
97            toSkip -= skipped;
98        }
99        lastOffset = offset;
100        argFlags = 0;
101        pushedArgs = 0;
102    } 
103}
104
105void ISAUsageHandler::pushUsage(const AsmRegVarUsage& rvu)
106{
107    if (lastOffset == rvu.offset && useRegMode)
108        flush(); // only flush if useRegMode and no change in offset
109    else // otherwise
110        putSpace(rvu.offset);
111    useRegMode = false;
112    if (rvu.regVar != nullptr)
113    {
114        argFlags |= (1U<<pushedArgs);
115        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
116            rvu.rwFlags, rvu.align });
117    }
118    else // reg usages
119        regUsages.push_back({ rvu.regField,cxbyte(rvu.rwFlags |
120                    getRwFlags(rvu.regField, rvu.rstart, rvu.rend)) });
121    pushedArgs++;
122}
123
124void ISAUsageHandler::pushUseRegUsage(const AsmRegVarUsage& rvu)
125{
126    if (lastOffset == rvu.offset && !useRegMode)
127        flush(); // only flush if useRegMode and no change in offset
128    else // otherwise
129        putSpace(rvu.offset);
130    useRegMode = true;
131    if (pushedArgs == 0 || pushedArgs == 256)
132    {
133        argFlags = 0;
134        pushedArgs = 0;
135        instrStruct.push_back(0x80); // sign of regvarusage from usereg
136        instrStruct.push_back(0);
137    }
138    if (rvu.regVar != nullptr)
139    {
140        argFlags |= (1U<<(pushedArgs & 7));
141        regVarUsages.push_back({ rvu.regVar, rvu.rstart, rvu.rend, rvu.regField,
142            rvu.rwFlags, rvu.align });
143    }
144    else // reg usages
145        regUsages2.push_back({ rvu.rstart, rvu.rend, rvu.rwFlags });
146    pushedArgs++;
147    if ((pushedArgs & 7) == 0) // just flush per 8 bit
148    {
149        instrStruct.push_back(argFlags);
150        instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
151        argFlags = 0;
152    }
153}
154
155void ISAUsageHandler::flush()
156{
157    if (pushedArgs != 0)
158    {
159        if (!useRegMode)
160        {
161            // normal regvarusages
162            instrStruct.push_back(argFlags);
163            if ((argFlags & (1U<<(pushedArgs-1))) != 0)
164                regVarUsages.back().rwFlags |= 0x80;
165            else // reg usages
166                regUsages.back().rwFlags |= 0x80;
167        }
168        else
169        {
170            // use reg regvarusages
171            if ((pushedArgs & 7) != 0) //if only not pushed args remains
172                instrStruct.push_back(argFlags);
173            instrStruct[instrStruct.size() - ((pushedArgs+7) >> 3) - 1] = pushedArgs;
174        }
175    }
176}
177
178AsmRegVarUsage ISAUsageHandler::nextUsage()
179{
180    if (!isNext)
181        throw AsmException("No reg usage in this code");
182    AsmRegVarUsage rvu;
183    // get regvarusage
184    bool lastRegUsage = false;
185    rvu.offset = readOffset;
186    if (!useRegMode && instrStruct[instrStructPos] == 0x80)
187    {
188        // useRegMode (begin fetching useregs)
189        useRegMode = true;
190        argPos = 0;
191        instrStructPos++;
192        // pushedArgs - numer of useregs, 0 - 256 useregs
193        pushedArgs = instrStruct[instrStructPos++];
194        argFlags = instrStruct[instrStructPos];
195    }
196    rvu.useRegMode = useRegMode; // no ArgPos
197   
198    if ((instrStruct[instrStructPos] & (1U << (argPos&7))) != 0)
199    {
200        // regvar usage
201        const AsmRegVarUsageInt& inRVU = regVarUsages[regVarUsagesPos++];
202        rvu.regVar = inRVU.regVar;
203        rvu.rstart = inRVU.rstart;
204        rvu.rend = inRVU.rend;
205        rvu.regField = inRVU.regField;
206        rvu.rwFlags = inRVU.rwFlags & ASMRVU_ACCESS_MASK;
207        rvu.align = inRVU.align;
208        if (!useRegMode)
209            lastRegUsage = ((inRVU.rwFlags&0x80) != 0);
210    }
211    else if (!useRegMode)
212    {
213        // simple reg usage
214        const AsmRegUsageInt& inRU = regUsages[regUsagesPos++];
215        rvu.regVar = nullptr;
216        const std::pair<uint16_t, uint16_t> regPair =
217                    getRegPair(inRU.regField, inRU.rwFlags);
218        rvu.rstart = regPair.first;
219        rvu.rend = regPair.second;
220        rvu.rwFlags = (inRU.rwFlags & ASMRVU_ACCESS_MASK);
221        rvu.regField = inRU.regField;
222        rvu.align = 0;
223        lastRegUsage = ((inRU.rwFlags&0x80) != 0);
224    }
225    else
226    {
227        // use reg (simple reg usage, second structure)
228        const AsmRegUsage2Int& inRU = regUsages2[regUsages2Pos++];
229        rvu.regVar = nullptr;
230        rvu.rstart = inRU.rstart;
231        rvu.rend = inRU.rend;
232        rvu.rwFlags = inRU.rwFlags;
233        rvu.regField = ASMFIELD_NONE;
234        rvu.align = 0;
235    }
236    argPos++;
237    if (useRegMode)
238    {
239        // if inside useregs
240        if (argPos == (pushedArgs&0xff))
241        {
242            instrStructPos++; // end
243            skipBytesInInstrStruct();
244            useRegMode = false;
245        }
246        else if ((argPos & 7) == 0) // fetch new flag
247        {
248            instrStructPos++;
249            argFlags = instrStruct[instrStructPos];
250        }
251    }
252    // after instr
253    if (lastRegUsage)
254    {
255        instrStructPos++;
256        skipBytesInInstrStruct();
257    }
258    return rvu;
259}
260
261AsmRegAllocator::AsmRegAllocator(Assembler& _assembler) : assembler(_assembler)
262{ }
263
264AsmRegAllocator::AsmRegAllocator(Assembler& _assembler,
265        const std::vector<CodeBlock>& _codeBlocks, const SSAReplacesMap& _ssaReplacesMap)
266        : assembler(_assembler), codeBlocks(_codeBlocks), ssaReplacesMap(_ssaReplacesMap)
267{ }
268
269static inline bool codeBlockStartLess(const AsmRegAllocator::CodeBlock& c1,
270                  const AsmRegAllocator::CodeBlock& c2)
271{ return c1.start < c2.start; }
272
273static inline bool codeBlockEndLess(const AsmRegAllocator::CodeBlock& c1,
274                  const AsmRegAllocator::CodeBlock& c2)
275{ return c1.end < c2.end; }
276
277void AsmRegAllocator::createCodeStructure(const std::vector<AsmCodeFlowEntry>& codeFlow,
278             size_t codeSize, const cxbyte* code)
279{
280    ISAAssembler* isaAsm = assembler.isaAssembler;
281    if (codeSize == 0)
282        return;
283    std::vector<size_t> splits;
284    std::vector<size_t> codeStarts;
285    std::vector<size_t> codeEnds;
286    codeStarts.push_back(0);
287    codeEnds.push_back(codeSize);
288    for (const AsmCodeFlowEntry& entry: codeFlow)
289    {
290        size_t instrAfter = 0;
291        if (entry.type == AsmCodeFlowType::JUMP || entry.type == AsmCodeFlowType::CJUMP ||
292            entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::RETURN)
293            instrAfter = entry.offset + isaAsm->getInstructionSize(
294                        codeSize - entry.offset, code + entry.offset);
295       
296        switch(entry.type)
297        {
298            case AsmCodeFlowType::START:
299                codeStarts.push_back(entry.offset);
300                break;
301            case AsmCodeFlowType::END:
302                codeEnds.push_back(entry.offset);
303                break;
304            case AsmCodeFlowType::JUMP:
305                splits.push_back(entry.target);
306                codeEnds.push_back(instrAfter);
307                break;
308            case AsmCodeFlowType::CJUMP:
309                splits.push_back(entry.target);
310                splits.push_back(instrAfter);
311                break;
312            case AsmCodeFlowType::CALL:
313                splits.push_back(entry.target);
314                splits.push_back(instrAfter);
315                break;
316            case AsmCodeFlowType::RETURN:
317                codeEnds.push_back(instrAfter);
318                break;
319            default:
320                break;
321        }
322    }
323    std::sort(splits.begin(), splits.end());
324    splits.resize(std::unique(splits.begin(), splits.end()) - splits.begin());
325    std::sort(codeEnds.begin(), codeEnds.end());
326    codeEnds.resize(std::unique(codeEnds.begin(), codeEnds.end()) - codeEnds.begin());
327    // remove codeStarts between codeStart and codeEnd
328    size_t i = 0;
329    size_t ii = 0;
330    size_t ei = 0; // codeEnd i
331    while (i < codeStarts.size())
332    {
333        size_t end = (ei < codeEnds.size() ? codeEnds[ei] : SIZE_MAX);
334        if (ei < codeEnds.size())
335            ei++;
336        codeStarts[ii++] = codeStarts[i];
337        // skip codeStart to end
338        for (i++ ;i < codeStarts.size() && codeStarts[i] < end; i++);
339    }
340    codeStarts.resize(ii);
341    // add next codeStarts
342    auto splitIt = splits.begin();
343    for (size_t codeEnd: codeEnds)
344    {
345        auto it = std::lower_bound(splitIt, splits.end(), codeEnd);
346        if (it != splits.end())
347        {
348            codeStarts.push_back(*it);
349            splitIt = it;
350        }
351        else // if end
352            break;
353    }
354   
355    std::sort(codeStarts.begin(), codeStarts.end());
356    codeStarts.resize(std::unique(codeStarts.begin(), codeStarts.end()) -
357                codeStarts.begin());
358    // divide to blocks
359    splitIt = splits.begin();
360    for (size_t codeStart: codeStarts)
361    {
362        size_t codeEnd = *std::upper_bound(codeEnds.begin(), codeEnds.end(), codeStart);
363        splitIt = std::lower_bound(splitIt, splits.end(), codeStart);
364       
365        if (splitIt != splits.end() && *splitIt==codeStart)
366            ++splitIt; // skip split in codeStart
367       
368        for (size_t start = codeStart; start < codeEnd; )
369        {
370            size_t end = codeEnd;
371            if (splitIt != splits.end())
372            {
373                end = std::min(end, *splitIt);
374                ++splitIt;
375            }
376            codeBlocks.push_back({ start, end, { }, false, false, false });
377            start = end;
378        }
379    }
380    // force empty block at end if some jumps goes to its
381    if (!codeEnds.empty() && !codeStarts.empty() && !splits.empty() &&
382        codeStarts.back()==codeEnds.back() && codeStarts.back() == splits.back())
383        codeBlocks.push_back({ codeStarts.back(), codeStarts.back(), { },
384                             false, false, false });
385   
386    // construct flow-graph
387    for (const AsmCodeFlowEntry& entry: codeFlow)
388        if (entry.type == AsmCodeFlowType::CALL || entry.type == AsmCodeFlowType::JUMP ||
389            entry.type == AsmCodeFlowType::CJUMP || entry.type == AsmCodeFlowType::RETURN)
390        {
391            std::vector<CodeBlock>::iterator it;
392            size_t instrAfter = entry.offset + isaAsm->getInstructionSize(
393                        codeSize - entry.offset, code + entry.offset);
394           
395            if (entry.type != AsmCodeFlowType::RETURN)
396                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
397                        CodeBlock{ entry.target }, codeBlockStartLess);
398            else // return
399            {
400                it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
401                        CodeBlock{ 0, instrAfter }, codeBlockEndLess);
402                // if block have return
403                if (it != codeBlocks.end())
404                    it->haveEnd = it->haveReturn = true;
405                continue;
406            }
407           
408            if (it == codeBlocks.end())
409                continue; // error!
410            auto it2 = std::lower_bound(codeBlocks.begin(), codeBlocks.end(),
411                    CodeBlock{ instrAfter }, codeBlockStartLess);
412            auto curIt = it2;
413            --curIt;
414           
415            curIt->nexts.push_back({ size_t(it - codeBlocks.begin()),
416                        entry.type == AsmCodeFlowType::CALL });
417            curIt->haveCalls |= entry.type == AsmCodeFlowType::CALL;
418            if (entry.type == AsmCodeFlowType::CJUMP ||
419                 entry.type == AsmCodeFlowType::CALL)
420            {
421                curIt->haveEnd = false; // revert haveEnd if block have cond jump or call
422                if (it2 != codeBlocks.end() && entry.type == AsmCodeFlowType::CJUMP)
423                    // add next next block (only for cond jump)
424                    curIt->nexts.push_back({ size_t(it2 - codeBlocks.begin()), false });
425            }
426            else if (entry.type == AsmCodeFlowType::JUMP)
427                curIt->haveEnd = true; // set end
428        }
429    // force haveEnd for block with cf_end
430    for (const AsmCodeFlowEntry& entry: codeFlow)
431        if (entry.type == AsmCodeFlowType::END)
432        {
433            auto it = binaryFind(codeBlocks.begin(), codeBlocks.end(),
434                    CodeBlock{ 0, entry.offset }, codeBlockEndLess);
435            if (it != codeBlocks.end())
436                it->haveEnd = true;
437        }
438   
439    if (!codeBlocks.empty()) // always set haveEnd to last block
440        codeBlocks.back().haveEnd = true;
441   
442    // reduce nexts
443    for (CodeBlock& block: codeBlocks)
444    {
445        // first non-call nexts, for correct resolving SSA conflicts
446        std::sort(block.nexts.begin(), block.nexts.end(),
447                  [](const NextBlock& n1, const NextBlock& n2)
448                  { return int(n1.isCall)<int(n2.isCall) ||
449                      (n1.isCall == n2.isCall && n1.block < n2.block); });
450        auto it = std::unique(block.nexts.begin(), block.nexts.end(),
451                  [](const NextBlock& n1, const NextBlock& n2)
452                  { return n1.block == n2.block && n1.isCall == n2.isCall; });
453        block.nexts.resize(it - block.nexts.begin());
454    }
455}
456
457
458void AsmRegAllocator::applySSAReplaces()
459{
460    if (ssaReplacesMap.empty())
461        return; // do nothing
462   
463    /* prepare SSA id replaces */
464    struct MinSSAGraphNode
465    {
466        size_t minSSAId;
467        bool visited;
468        std::unordered_set<size_t> nexts;
469        MinSSAGraphNode() : minSSAId(SIZE_MAX), visited(false)
470        { }
471    };
472   
473    typedef std::map<size_t, MinSSAGraphNode, std::greater<size_t> > SSAGraphNodesMap;
474   
475    struct MinSSAGraphStackEntry
476    {
477        SSAGraphNodesMap::iterator nodeIt;
478        std::unordered_set<size_t>::const_iterator nextIt;
479        size_t minSSAId;
480       
481        MinSSAGraphStackEntry(
482                SSAGraphNodesMap::iterator _nodeIt,
483                std::unordered_set<size_t>::const_iterator _nextIt,
484                size_t _minSSAId = SIZE_MAX)
485                : nodeIt(_nodeIt), nextIt(_nextIt), minSSAId(_minSSAId)
486        { }
487    };
488   
489    for (auto& entry: ssaReplacesMap)
490    {
491        ARDOut << "SSAReplace: " << entry.first.regVar << "." << entry.first.index << "\n";
492        VectorSet<SSAReplace>& replaces = entry.second;
493        std::sort(replaces.begin(), replaces.end(), std::greater<SSAReplace>());
494        replaces.resize(std::unique(replaces.begin(), replaces.end()) - replaces.begin());
495        VectorSet<SSAReplace> newReplaces;
496       
497        SSAGraphNodesMap ssaGraphNodes;
498       
499        auto it = replaces.begin();
500        while (it != replaces.end())
501        {
502            auto itEnd = std::upper_bound(it, replaces.end(),
503                    std::make_pair(it->first, size_t(0)), std::greater<SSAReplace>());
504            {
505                auto itLast = itEnd;
506                --itLast;
507                MinSSAGraphNode& node = ssaGraphNodes[it->first];
508                node.minSSAId = std::min(node.minSSAId, itLast->second);
509                for (auto it2 = it; it2 != itEnd; ++it2)
510                {
511                    node.nexts.insert(it2->second);
512                    ssaGraphNodes.insert({ it2->second, MinSSAGraphNode() });
513                }
514            }
515            it = itEnd;
516        }
517        /*for (const auto& v: ssaGraphNodes)
518            ARDOut << "  SSANode: " << v.first << ":" << &v.second << " minSSAID: " <<
519                            v.second.minSSAId << std::endl;*/
520        // propagate min value
521        std::stack<MinSSAGraphStackEntry> minSSAStack;
522       
523        // initialize parents and new nexts
524        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
525                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
526        {
527            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
528            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
529            // traverse with minimalize SSA id
530            while (!minSSAStack.empty())
531            {
532                MinSSAGraphStackEntry& entry = minSSAStack.top();
533                MinSSAGraphNode& node = entry.nodeIt->second;
534                bool toPop = false;
535                if (entry.nextIt == node.nexts.begin())
536                {
537                    toPop = node.visited;
538                    node.visited = true;
539                }
540                if (!toPop && entry.nextIt != node.nexts.end())
541                {
542                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
543                    if (nodeIt != ssaGraphNodes.end())
544                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
545                                    size_t(0) });
546                    ++entry.nextIt;
547                }
548                else
549                {
550                    minSSAStack.pop();
551                    if (!minSSAStack.empty())
552                        node.nexts.insert(minSSAStack.top().nodeIt->first);
553                }
554            }
555           
556            // skip visited nodes
557            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
558                if (!ssaGraphNodeIt->second.visited)
559                    break;
560        }
561       
562        /*for (const auto& v: ssaGraphNodes)
563        {
564            ARDOut << "  Nexts: " << v.first << ":" << &v.second << " nexts:";
565            for (size_t p: v.second.nexts)
566                ARDOut << " " << p;
567            ARDOut << "\n";
568        }*/
569       
570        for (auto& entry: ssaGraphNodes)
571            entry.second.visited = false;
572       
573        std::vector<MinSSAGraphNode*> toClear; // nodes to clear
574       
575        for (auto ssaGraphNodeIt = ssaGraphNodes.begin();
576                 ssaGraphNodeIt!=ssaGraphNodes.end(); )
577        {
578            ARDOut << "  Start in " << ssaGraphNodeIt->first << "." << "\n";
579            minSSAStack.push({ ssaGraphNodeIt, ssaGraphNodeIt->second.nexts.begin() });
580            // traverse with minimalize SSA id
581            while (!minSSAStack.empty())
582            {
583                MinSSAGraphStackEntry& entry = minSSAStack.top();
584                MinSSAGraphNode& node = entry.nodeIt->second;
585                bool toPop = false;
586                if (entry.nextIt == node.nexts.begin())
587                {
588                    toPop = node.visited;
589                    if (!node.visited)
590                        // this flag visited for this node will be clear after this pass
591                        toClear.push_back(&node);
592                    node.visited = true;
593                }
594               
595                // try to children only all parents are visited and if parent has children
596                if (!toPop && entry.nextIt != node.nexts.end())
597                {
598                    auto nodeIt = ssaGraphNodes.find(*entry.nextIt);
599                    if (nodeIt != ssaGraphNodes.end())
600                    {
601                        ARDOut << "  Node: " <<
602                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
603                                node.minSSAId << " to " <<
604                                nodeIt->first << ":" << &(nodeIt->second) <<
605                                " minSSAId: " << nodeIt->second.minSSAId << "\n";
606                        nodeIt->second.minSSAId =
607                                std::min(nodeIt->second.minSSAId, node.minSSAId);
608                        minSSAStack.push({ nodeIt, nodeIt->second.nexts.begin(),
609                                nodeIt->second.minSSAId });
610                    }
611                    ++entry.nextIt;
612                }
613                else
614                {
615                    node.minSSAId = std::min(node.minSSAId, entry.minSSAId);
616                    ARDOut << "    Node: " <<
617                                entry.nodeIt->first << ":" << &node << " minSSAId: " <<
618                                node.minSSAId << "\n";
619                    minSSAStack.pop();
620                    if (!minSSAStack.empty())
621                    {
622                        MinSSAGraphStackEntry& pentry = minSSAStack.top();
623                        pentry.minSSAId = std::min(pentry.minSSAId, node.minSSAId);
624                    }
625                }
626            }
627           
628            const size_t minSSAId = ssaGraphNodeIt->second.minSSAId;
629           
630            // skip visited nodes
631            for(; ssaGraphNodeIt != ssaGraphNodes.end(); ++ssaGraphNodeIt)
632                if (!ssaGraphNodeIt->second.visited)
633                    break;
634            // zeroing visited
635            for (MinSSAGraphNode* node: toClear)
636            {
637                node->minSSAId = minSSAId; // fill up by minSSAId
638                node->visited = false;
639            }
640            toClear.clear();
641        }
642       
643        for (const auto& entry: ssaGraphNodes)
644            newReplaces.push_back({ entry.first, entry.second.minSSAId });
645       
646        std::sort(newReplaces.begin(), newReplaces.end());
647        entry.second = newReplaces;
648    }
649   
650    /* apply SSA id replaces */
651    for (CodeBlock& cblock: codeBlocks)
652        for (auto& ssaEntry: cblock.ssaInfoMap)
653        {
654            auto it = ssaReplacesMap.find(ssaEntry.first);
655            if (it == ssaReplacesMap.end())
656                continue;
657            SSAInfo& sinfo = ssaEntry.second;
658            VectorSet<SSAReplace>& replaces = it->second;
659            if (sinfo.readBeforeWrite)
660            {
661                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
662                                 ssaEntry.second.ssaIdBefore);
663                if (rit != replaces.end())
664                    sinfo.ssaIdBefore = rit->second; // replace
665            }
666            if (sinfo.ssaIdFirst != SIZE_MAX)
667            {
668                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
669                                 ssaEntry.second.ssaIdFirst);
670                if (rit != replaces.end())
671                    sinfo.ssaIdFirst = rit->second; // replace
672            }
673            if (sinfo.ssaIdLast != SIZE_MAX)
674            {
675                auto rit = binaryMapFind(replaces.begin(), replaces.end(),
676                                 ssaEntry.second.ssaIdLast);
677                if (rit != replaces.end())
678                    sinfo.ssaIdLast = rit->second; // replace
679            }
680        }
681   
682    // clear ssa replaces
683    ssaReplacesMap.clear();
684}
685
686static cxuint getRegType(size_t regTypesNum, const cxuint* regRanges,
687            const AsmSingleVReg& svreg)
688{
689    cxuint regType; // regtype
690    if (svreg.regVar!=nullptr)
691        regType = svreg.regVar->type;
692    else
693        for (regType = 0; regType < regTypesNum; regType++)
694            if (svreg.index >= regRanges[regType<<1] &&
695                svreg.index < regRanges[(regType<<1)+1])
696                break;
697    return regType;
698}
699
700static Liveness& getLiveness(const AsmSingleVReg& svreg, size_t ssaIdIdx,
701        const AsmRegAllocator::SSAInfo& ssaInfo, std::vector<Liveness>* livenesses,
702        const VarIndexMap* vregIndexMaps, size_t regTypesNum, const cxuint* regRanges)
703{
704    size_t ssaId;
705    if (svreg.regVar==nullptr)
706        ssaId = 0;
707    else if (ssaIdIdx==0)
708        ssaId = ssaInfo.ssaIdBefore;
709    else if (ssaIdIdx==1)
710        ssaId = ssaInfo.ssaIdFirst;
711    else if (ssaIdIdx<ssaInfo.ssaIdChange)
712        ssaId = ssaInfo.ssaId + ssaIdIdx-1;
713    else // last
714        ssaId = ssaInfo.ssaIdLast;
715   
716    cxuint regType = getRegType(regTypesNum, regRanges, svreg); // regtype
717    const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
718    const std::vector<size_t>& ssaIdIndices = vregIndexMap.find(svreg)->second;
719    ARDOut << "lvn[" << regType << "][" << ssaIdIndices[ssaId] << "]. ssaIdIdx: " <<
720            ssaIdIdx << ". ssaId: " << ssaId << ". svreg: " << svreg.regVar << ":" <<
721            svreg.index << "\n";
722    return livenesses[regType][ssaIdIndices[ssaId]];
723}
724
725static Liveness& getLiveness2(const AsmSingleVReg& svreg,
726        size_t ssaId, std::vector<Liveness>* livenesses,
727        const VarIndexMap* vregIndexMaps, size_t regTypesNum, const cxuint* regRanges)
728{
729    cxuint regType = getRegType(regTypesNum, regRanges, svreg); // regtype
730    const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
731    const std::vector<size_t>& ssaIdIndices = vregIndexMap.find(svreg)->second;
732    ARDOut << "lvn[" << regType << "][" << ssaIdIndices[ssaId] << "]. ssaId: " <<
733            ssaId << ". svreg: " << svreg.regVar << ":" << svreg.index << "\n";
734    return livenesses[regType][ssaIdIndices[ssaId]];
735}
736
737static void fillUpInsideRoutine(std::vector<bool>& visited,
738            const std::vector<CodeBlock>& codeBlocks, size_t startBlock,
739            const AsmSingleVReg& svreg, Liveness& lv)
740{
741    std::deque<FlowStackEntry3> flowStack;
742    flowStack.push_back({ startBlock, 0 });
743   
744    if (lv.contain(codeBlocks[startBlock].end-1))
745        // already filled, then do nothing
746        return;
747   
748    while (!flowStack.empty())
749    {
750        FlowStackEntry3& entry = flowStack.back();
751        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
752       
753        if (entry.nextIndex == 0)
754        {
755            if (!visited[entry.blockIndex])
756            {
757                visited[entry.blockIndex] = true;
758                size_t cbStart = cblock.start;
759                if (flowStack.size() == 1)
760                {
761                    // if first block, then get last occurrence in this path
762                    auto sinfoIt = cblock.ssaInfoMap.find(svreg);
763                    if (sinfoIt != cblock.ssaInfoMap.end())
764                        cbStart = sinfoIt->second.lastPos+1;
765                }
766                // just insert
767                lv.insert(cbStart, cblock.end);
768            }
769            else
770            {
771                flowStack.pop_back();
772                continue;
773            }
774        }
775       
776        if (entry.nextIndex < cblock.nexts.size())
777        {
778            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
779            entry.nextIndex++;
780        }
781        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
782                // if have any call then go to next block
783                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
784                 !cblock.haveReturn && !cblock.haveEnd)
785        {
786            flowStack.push_back({ entry.blockIndex+1, 0 });
787            entry.nextIndex++;
788        }
789        else // back
790            flowStack.pop_back();
791    }
792}
793
794static void joinVRegRecur(const std::deque<FlowStackEntry3>& flowStack,
795            const std::vector<CodeBlock>& codeBlocks, const RoutineLvMap& routineMap,
796            LastVRegStackPos flowStkStart, const AsmSingleVReg& svreg, size_t ssaId,
797            const VarIndexMap* vregIndexMaps, std::vector<Liveness>* livenesses,
798            size_t regTypesNum, const cxuint* regRanges, bool skipLastBlock = false)
799{
800    struct JoinEntry
801    {
802        size_t blockIndex; // block index where is call
803        size_t nextIndex; // next index of routine call
804        size_t lastAccessIndex; // last access pos index
805        bool inSubroutines;
806    };
807   
808    FlowStackCIter flitEnd = flowStack.end();
809    if (skipLastBlock)
810        --flitEnd; // before last element
811    Liveness& lv = getLiveness2(svreg, ssaId, livenesses, vregIndexMaps,
812                    regTypesNum, regRanges);
813   
814    if (flitEnd != flowStack.begin())
815    {
816        const CodeBlock& cbLast = codeBlocks[(flitEnd-1)->blockIndex];
817        if (lv.contain(cbLast.end-1))
818            // if already filled up
819            return;
820    }
821   
822    std::vector<bool> visited(codeBlocks.size(), false);
823   
824    std::stack<JoinEntry> rjStack; // routine join stack
825    if (flowStkStart.inSubroutines)
826        rjStack.push({ flowStack[flowStkStart.stackPos].blockIndex, 0, 0, true });
827   
828    while (!rjStack.empty())
829    {
830        JoinEntry& entry = rjStack.top();
831        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
832       
833        if (entry.inSubroutines && entry.nextIndex < cblock.nexts.size())
834        {
835            bool doNextIndex = false; // true if to next call
836            if (cblock.nexts[entry.nextIndex].isCall)
837            {
838                const RoutineDataLv& rdata =
839                        routineMap.find(cblock.nexts[entry.nextIndex].block)->second;
840                auto lastAccessIt = rdata.lastAccessMap.find(svreg);
841                if (lastAccessIt != rdata.lastAccessMap.end())
842                {
843                    if (entry.lastAccessIndex < lastAccessIt->second.size())
844                    {
845                        const auto& lastAccess =
846                                lastAccessIt->second[entry.lastAccessIndex];
847                        rjStack.push({ lastAccess.blockIndex, 0,
848                                    0, lastAccess.inSubroutines });
849                        entry.lastAccessIndex++;
850                    }
851                    else
852                        doNextIndex = true;
853                }
854                else
855                    doNextIndex = true;
856            }
857            else
858                doNextIndex = true;
859           
860            if (doNextIndex)
861            {
862                // to next call
863                entry.nextIndex++;
864                entry.lastAccessIndex = 0;
865            }
866        }
867        else
868        {
869            size_t blockStart = entry.blockIndex;
870            if (!entry.inSubroutines)
871                fillUpInsideRoutine(visited, codeBlocks, blockStart, svreg, lv);
872            else
873            {
874                // fill up next block in path (do not fill start block)
875                const CodeBlock& cbstart = codeBlocks[blockStart];
876                for (size_t k = 0; k < cbstart.nexts.size(); k++)
877                    if (!cbstart.nexts[k].isCall)
878                        fillUpInsideRoutine(visited, codeBlocks,
879                                cbstart.nexts[k].block, svreg, lv);
880            }
881            rjStack.pop();
882        }
883    }
884   
885    auto flit = flowStack.begin() + flowStkStart.stackPos + (flowStkStart.inSubroutines);
886    const CodeBlock& lastBlk = codeBlocks[flit->blockIndex];
887   
888    auto sinfoIt = lastBlk.ssaInfoMap.find(svreg);
889    size_t lastPos = lastBlk.start;
890    if (sinfoIt != lastBlk.ssaInfoMap.end())
891    {
892        // if begin at some point at last block
893        lastPos = sinfoIt->second.lastPos;
894        lv.insert(lastPos + 1, lastBlk.end);
895        ++flit; // skip last block in stack
896    }
897    // fill up to this
898    for (; flit != flitEnd; ++flit)
899    {
900        const CodeBlock& cblock = codeBlocks[flit->blockIndex];
901        lv.insert(cblock.start, cblock.end);
902    }
903}
904
905/* TODO: add handling calls
906 * handle many start points in this code (for example many kernel's in same code)
907 * replace sets by vector, and sort and remove same values on demand
908 */
909
910/* join livenesses between consecutive code blocks */
911static void putCrossBlockLivenesses(const std::deque<FlowStackEntry3>& flowStack,
912        const std::vector<CodeBlock>& codeBlocks, const RoutineLvMap& routineMap,
913        const LastVRegMap& lastVRegMap, std::vector<Liveness>* livenesses,
914        const VarIndexMap* vregIndexMaps, size_t regTypesNum, const cxuint* regRanges)
915{
916    ARDOut << "putCrossBlockLv block: " << flowStack.back().blockIndex << "\n";
917    const CodeBlock& cblock = codeBlocks[flowStack.back().blockIndex];
918    for (const auto& entry: cblock.ssaInfoMap)
919        if (entry.second.readBeforeWrite)
920        {
921            // find last
922            auto lvrit = lastVRegMap.find(entry.first);
923            LastVRegStackPos flowStackStart = (lvrit != lastVRegMap.end()) ?
924                lvrit->second.back() : LastVRegStackPos{ 0, false };
925           
926            joinVRegRecur(flowStack, codeBlocks, routineMap, flowStackStart,
927                    entry.first, entry.second.ssaIdBefore, vregIndexMaps, livenesses,
928                    regTypesNum, regRanges, true);
929        }
930}
931
932// add new join second cache entry with readBeforeWrite for all encountered regvars
933static void addJoinSecCacheEntry(//const RoutineMap& routineMap,
934                const std::vector<CodeBlock>& codeBlocks,
935                SimpleCache<size_t, SVRegMap>& joinSecondPointsCache,
936                size_t nextBlock)
937{
938    ARDOut << "addJoinSecCacheEntry: " << nextBlock << "\n";
939    //std::stack<CallStackEntry> callStack = prevCallStack;
940    // traverse by graph from next block
941    std::deque<FlowStackEntry3> flowStack;
942    flowStack.push_back({ nextBlock, 0 });
943    CBlockBitPool visited(codeBlocks.size(), false);
944   
945    SVRegBlockMap alreadyReadMap;
946    SVRegMap cacheSecPoints;
947   
948    while (!flowStack.empty())
949    {
950        FlowStackEntry3& entry = flowStack.back();
951        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
952       
953        if (entry.nextIndex == 0)
954        {
955            // process current block
956            if (!visited[entry.blockIndex])
957            {
958                visited[entry.blockIndex] = true;
959                ARDOut << "  resolv (cache): " << entry.blockIndex << "\n";
960               
961                const SVRegMap* resSecondPoints =
962                            joinSecondPointsCache.use(entry.blockIndex);
963                if (resSecondPoints == nullptr)
964                {
965                    // if joinSecondPointCache not found
966                    for (auto& sentry: cblock.ssaInfoMap)
967                    {
968                        const SSAInfo& sinfo = sentry.second;
969                        auto res = alreadyReadMap.insert(
970                                    { sentry.first, entry.blockIndex });
971                       
972                        if (res.second && sinfo.readBeforeWrite)
973                            cacheSecPoints[sentry.first] = sinfo.ssaIdBefore;
974                    }
975                }
976                else // to use cache
977                {
978                    // add to current cache sec points
979                    for (const auto& rsentry: *resSecondPoints)
980                    {
981                        const bool alreadyRead =
982                            alreadyReadMap.find(rsentry.first) != alreadyReadMap.end();
983                        if (!alreadyRead)
984                            cacheSecPoints[rsentry.first] = rsentry.second;
985                    }
986                    flowStack.pop_back();
987                    continue;
988                }
989            }
990            else
991            {
992                // back, already visited
993                ARDOut << "join already (cache): " << entry.blockIndex << "\n";
994                flowStack.pop_back();
995                continue;
996            }
997        }
998       
999        if (entry.nextIndex < cblock.nexts.size())
1000        {
1001            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1002            entry.nextIndex++;
1003        }
1004        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
1005                // if have any call then go to next block
1006                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
1007                 !cblock.haveReturn && !cblock.haveEnd)
1008        {
1009            // add toResolveMap ssaIds inside called routines
1010            /*for (const auto& next: cblock.nexts)
1011                if (next.isCall)
1012                {
1013                    const RoutineData& rdata = routineMap.find(next.block)->second;
1014                    for (const auto& v: rdata.rbwSSAIdMap)
1015                        alreadyReadMap.insert({v.first, entry.blockIndex });
1016                    for (const auto& v: rdata.lastSSAIdMap)
1017                        alreadyReadMap.insert({v.first, entry.blockIndex });
1018                }*/
1019           
1020            flowStack.push_back({ entry.blockIndex+1, 0 });
1021            entry.nextIndex++;
1022        }
1023        else // back
1024        {
1025            // remove old to resolve in leaved way to allow collecting next ssaId
1026            // before write (can be different due to earlier visit)
1027            /*for (const auto& next: cblock.nexts)
1028                if (next.isCall)
1029                {
1030                    const RoutineData& rdata = routineMap.find(next.block)->second;
1031                    for (const auto& v: rdata.rbwSSAIdMap)
1032                    {
1033                        auto it = alreadyReadMap.find(v.first);
1034                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1035                            alreadyReadMap.erase(it);
1036                    }
1037                    for (const auto& v: rdata.lastSSAIdMap)
1038                    {
1039                        auto it = alreadyReadMap.find(v.first);
1040                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1041                            alreadyReadMap.erase(it);
1042                    }
1043                }*/
1044           
1045            for (const auto& sentry: cblock.ssaInfoMap)
1046            {
1047                auto it = alreadyReadMap.find(sentry.first);
1048                if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1049                    // remove old to resolve in leaved way to allow collecting next ssaId
1050                    // before write (can be different due to earlier visit)
1051                    alreadyReadMap.erase(it);
1052            }
1053            ARDOut << "  popjoin (cache)\n";
1054            flowStack.pop_back();
1055        }
1056    }
1057   
1058    joinSecondPointsCache.put(nextBlock, cacheSecPoints);
1059}
1060
1061static void joinRegVarLivenesses(const std::deque<FlowStackEntry3>& prevFlowStack,
1062        const std::vector<CodeBlock>& codeBlocks, const RoutineLvMap& routineMap,
1063        const PrevWaysIndexMap& prevWaysIndexMap,
1064        const std::vector<bool>& waysToCache, ResSecondPointsToCache& cblocksToCache,
1065        SimpleCache<size_t, SVRegMap>& joinFirstPointsCache,
1066        SimpleCache<size_t, SVRegMap>& joinSecondPointsCache,
1067        const VarIndexMap* vregIndexMaps,
1068        std::vector<Liveness>* livenesses, size_t regTypesNum, const cxuint* regRanges)
1069{
1070    size_t nextBlock = prevFlowStack.back().blockIndex;
1071    auto pfEnd = prevFlowStack.end();
1072    --pfEnd;
1073    ARDOut << "startJoinLv: " << (pfEnd-1)->blockIndex << "," << nextBlock << "\n";
1074    // key - varreg, value - last position in previous flowStack
1075    SVRegMap stackVarMap;
1076   
1077    size_t pfStartIndex = 0;
1078    {
1079        auto pfPrev = pfEnd;
1080        --pfPrev;
1081        auto it = prevWaysIndexMap.find(pfPrev->blockIndex);
1082        if (it != prevWaysIndexMap.end())
1083        {
1084            const SVRegMap* cached = joinFirstPointsCache.use(it->second.first);
1085            if (cached!=nullptr)
1086            {
1087                ARDOut << "use pfcached: " << it->second.first << ", " <<
1088                        it->second.second << "\n";
1089                stackVarMap = *cached;
1090                pfStartIndex = it->second.second+1;
1091               
1092                // apply missing calls at end of the cached
1093                //const CodeBlock& cblock = codeBlocks[it->second.first];
1094               
1095                //const FlowStackEntry3& entry = *(prevFlowStack.begin()+pfStartIndex-1);
1096                //if (entry.nextIndex > cblock.nexts.size())
1097                   // applyCallToStackVarMap(cblock, routineMap, stackVarMap, -1, -1);
1098            }
1099        }
1100    }
1101   
1102    for (auto pfit = prevFlowStack.begin()+pfStartIndex; pfit != pfEnd; ++pfit)
1103    {
1104        const FlowStackEntry3& entry = *pfit;
1105        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
1106        for (const auto& sentry: cblock.ssaInfoMap)
1107            stackVarMap[sentry.first] = pfit - prevFlowStack.begin();
1108       
1109        // put to first point cache
1110        if (waysToCache[pfit->blockIndex] &&
1111            !joinFirstPointsCache.hasKey(pfit->blockIndex))
1112        {
1113            ARDOut << "put pfcache " << pfit->blockIndex << "\n";
1114            joinFirstPointsCache.put(pfit->blockIndex, stackVarMap);
1115        }
1116    }
1117   
1118    SVRegMap cacheSecPoints;
1119    const bool toCache = (!joinSecondPointsCache.hasKey(nextBlock)) &&
1120                cblocksToCache.count(nextBlock)>=2;
1121   
1122    // traverse by graph from next block
1123    std::deque<FlowStackEntry3> flowStack;
1124    flowStack.push_back({ nextBlock, 0 });
1125    std::vector<bool> visited(codeBlocks.size(), false);
1126   
1127    // already read in current path
1128    // key - vreg, value - source block where vreg of conflict found
1129    SVRegMap alreadyReadMap;
1130   
1131    while (!flowStack.empty())
1132    {
1133        FlowStackEntry3& entry = flowStack.back();
1134        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
1135       
1136        if (entry.nextIndex == 0)
1137        {
1138            // process current block
1139            if (!visited[entry.blockIndex])
1140            {
1141                visited[entry.blockIndex] = true;
1142                ARDOut << "  lvjoin: " << entry.blockIndex << "\n";
1143               
1144                const SVRegMap* joinSecondPoints =
1145                        joinSecondPointsCache.use(entry.blockIndex);
1146               
1147                if (joinSecondPoints == nullptr)
1148                    for (const auto& sentry: cblock.ssaInfoMap)
1149                    {
1150                        const SSAInfo& sinfo = sentry.second;
1151                        auto res = alreadyReadMap.insert(
1152                                    { sentry.first, entry.blockIndex });
1153                       
1154                        if (toCache)
1155                            cacheSecPoints[sentry.first] = sinfo.ssaIdBefore;
1156                       
1157                        if (res.second && sinfo.readBeforeWrite)
1158                        {
1159                            auto it = stackVarMap.find(sentry.first);
1160                            const size_t pfStart = (it != stackVarMap.end() ?
1161                                        it->second : 0);
1162                           
1163                            joinVRegRecur(prevFlowStack, codeBlocks, routineMap,
1164                                LastVRegStackPos{ pfStart, false }, sentry.first,
1165                                sentry.second.ssaIdBefore, vregIndexMaps,
1166                                livenesses, regTypesNum, regRanges, true);
1167                        }
1168                    }
1169                else
1170                {
1171                    ARDOut << "use join secPointCache: " << entry.blockIndex << "\n";
1172                    // add to current cache sec points
1173                    for (const auto& rsentry: *joinSecondPoints)
1174                    {
1175                        const bool alreadyRead =
1176                            alreadyReadMap.find(rsentry.first) != alreadyReadMap.end();
1177                       
1178                        if (!alreadyRead)
1179                        {
1180                            if (toCache)
1181                                cacheSecPoints[rsentry.first] = rsentry.second;
1182                           
1183                            auto it = stackVarMap.find(rsentry.first);
1184                            const size_t pfStart = (it != stackVarMap.end() ?
1185                                        it->second : 0);
1186                           
1187                            joinVRegRecur(prevFlowStack, codeBlocks, routineMap,
1188                                LastVRegStackPos{ pfStart, false }, rsentry.first,
1189                                rsentry.second, vregIndexMaps,
1190                                livenesses, regTypesNum, regRanges, true);
1191                        }
1192                    }
1193                    flowStack.pop_back();
1194                    continue;
1195                }
1196            }
1197            else
1198            {
1199                cblocksToCache.increase(entry.blockIndex);
1200                ARDOut << "jcblockToCache: " << entry.blockIndex << "=" <<
1201                            cblocksToCache.count(entry.blockIndex) << "\n";
1202                // back, already visited
1203                ARDOut << "join already: " << entry.blockIndex << "\n";
1204                flowStack.pop_back();
1205                continue;
1206            }
1207        }
1208       
1209        if (entry.nextIndex < cblock.nexts.size())
1210        {
1211            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1212            entry.nextIndex++;
1213        }
1214        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
1215                // if have any call then go to next block
1216                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
1217                 !cblock.haveReturn && !cblock.haveEnd)
1218        {
1219            // add toResolveMap ssaIds inside called routines
1220            /*for (const auto& next: cblock.nexts)
1221                if (next.isCall)
1222                {
1223                    const RoutineData& rdata = routineMap.find(next.block)->second;
1224                    for (const auto& v: rdata.rbwSSAIdMap)
1225                        alreadyReadMap.insert({v.first, entry.blockIndex });
1226                    for (const auto& v: rdata.lastSSAIdMap)
1227                        alreadyReadMap.insert({v.first, entry.blockIndex });
1228                }*/
1229           
1230            flowStack.push_back({ entry.blockIndex+1, 0 });
1231            entry.nextIndex++;
1232        }
1233        else // back
1234        {
1235            // remove old to resolve in leaved way to allow collecting next ssaId
1236            // before write (can be different due to earlier visit)
1237            /*for (const auto& next: cblock.nexts)
1238                if (next.isCall)
1239                {
1240                    const RoutineData& rdata = routineMap.find(next.block)->second;
1241                    for (const auto& v: rdata.rbwSSAIdMap)
1242                    {
1243                        auto it = alreadyReadMap.find(v.first);
1244                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1245                            alreadyReadMap.erase(it);
1246                    }
1247                    for (const auto& v: rdata.lastSSAIdMap)
1248                    {
1249                        auto it = alreadyReadMap.find(v.first);
1250                        if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1251                            alreadyReadMap.erase(it);
1252                    }
1253                }*/
1254           
1255            for (const auto& sentry: cblock.ssaInfoMap)
1256            {
1257                auto it = alreadyReadMap.find(sentry.first);
1258                if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1259                    // remove old to resolve in leaved way to allow collecting next ssaId
1260                    // before write (can be different due to earlier visit)
1261                    alreadyReadMap.erase(it);
1262            }
1263            ARDOut << "  popjoin\n";
1264           
1265            if (cblocksToCache.count(entry.blockIndex)==2 &&
1266                !joinSecondPointsCache.hasKey(entry.blockIndex))
1267                // add to cache
1268                addJoinSecCacheEntry(codeBlocks, joinSecondPointsCache,
1269                            entry.blockIndex);
1270           
1271            flowStack.pop_back();
1272        }
1273    }
1274   
1275    if (toCache)
1276        joinSecondPointsCache.put(nextBlock, cacheSecPoints);
1277}
1278
1279static void addUsageDeps(const cxbyte* ldeps, cxuint rvusNum,
1280            const AsmRegVarUsage* rvus, LinearDepMap* ldepsOut,
1281            const VarIndexMap* vregIndexMaps, const SVRegMap& ssaIdIdxMap,
1282            size_t regTypesNum, const cxuint* regRanges)
1283{
1284    // add linear deps
1285    cxuint count = ldeps[0];
1286    cxuint pos = 1;
1287    cxbyte rvuAdded = 0;
1288    for (cxuint i = 0; i < count; i++)
1289    {
1290        cxuint ccount = ldeps[pos++];
1291        std::vector<size_t> vidxes;
1292        cxuint regType = UINT_MAX;
1293        cxbyte align = rvus[ldeps[pos]].align;
1294        for (cxuint j = 0; j < ccount; j++)
1295        {
1296            rvuAdded |= 1U<<ldeps[pos];
1297            const AsmRegVarUsage& rvu = rvus[ldeps[pos++]];
1298            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
1299            {
1300                AsmSingleVReg svreg = {rvu.regVar, k};
1301                auto sit = ssaIdIdxMap.find(svreg);
1302                if (regType==UINT_MAX)
1303                    regType = getRegType(regTypesNum, regRanges, svreg);
1304                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1305                const std::vector<size_t>& ssaIdIndices =
1306                            vregIndexMap.find(svreg)->second;
1307                // push variable index
1308                vidxes.push_back(ssaIdIndices[sit->second]);
1309            }
1310        }
1311        ldepsOut[regType][vidxes[0]].align = align;
1312        for (size_t k = 1; k < vidxes.size(); k++)
1313        {
1314            ldepsOut[regType][vidxes[k-1]].nextVidxes.insertValue(vidxes[k]);
1315            ldepsOut[regType][vidxes[k]].prevVidxes.insertValue(vidxes[k-1]);
1316        }
1317    }
1318    // add single arg linear dependencies
1319    for (cxuint i = 0; i < rvusNum; i++)
1320        if ((rvuAdded & (1U<<i)) == 0 && rvus[i].rstart+1<rvus[i].rend)
1321        {
1322            const AsmRegVarUsage& rvu = rvus[i];
1323            std::vector<size_t> vidxes;
1324            cxuint regType = UINT_MAX;
1325            cxbyte align = rvus[i].align;
1326            for (uint16_t k = rvu.rstart; k < rvu.rend; k++)
1327            {
1328                AsmSingleVReg svreg = {rvu.regVar, k};
1329                auto sit = ssaIdIdxMap.find(svreg);
1330                assert(sit != ssaIdIdxMap.end());
1331                if (regType==UINT_MAX)
1332                    regType = getRegType(regTypesNum, regRanges, svreg);
1333                const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1334                const std::vector<size_t>& ssaIdIndices =
1335                            vregIndexMap.find(svreg)->second;
1336                // push variable index
1337                vidxes.push_back(ssaIdIndices[sit->second]);
1338            }
1339            ldepsOut[regType][vidxes[0]].align = align;
1340            for (size_t j = 1; j < vidxes.size(); j++)
1341            {
1342                ldepsOut[regType][vidxes[j-1]].nextVidxes.insertValue(vidxes[j]);
1343                ldepsOut[regType][vidxes[j]].prevVidxes.insertValue(vidxes[j-1]);
1344            }
1345        }
1346}
1347
1348
1349static void createRoutineDataLv(const std::vector<CodeBlock>& codeBlocks,
1350        const RoutineLvMap& routineMap, RoutineDataLv& rdata,
1351        size_t routineBlock, const VarIndexMap* vregIndexMaps,
1352        size_t regTypesNum, const cxuint* regRanges)
1353{
1354    std::deque<FlowStackEntry4> flowStack;
1355    std::vector<bool> visited(codeBlocks.size(), false);
1356   
1357    // already read in current path
1358    // key - vreg, value - source block where vreg of conflict found
1359    SVRegMap alreadyReadMap;
1360   
1361    flowStack.push_back({ routineBlock, 0 });
1362    SVRegMap curSVRegMap; // key - svreg, value - block index
1363   
1364    while (!flowStack.empty())
1365    {
1366        FlowStackEntry4& entry = flowStack.back();
1367        const CodeBlock& cblock = codeBlocks[entry.blockIndex];
1368       
1369        if (entry.nextIndex == 0)
1370        {
1371            // process current block
1372            if (!visited[entry.blockIndex])
1373            {
1374                visited[entry.blockIndex] = true;
1375               
1376                for (const auto& sentry: cblock.ssaInfoMap)
1377                {
1378                    if (sentry.second.readBeforeWrite)
1379                        if (alreadyReadMap.insert(
1380                                    { sentry.first, entry.blockIndex }).second)
1381                            rdata.rbwSSAIdMap.insert({ sentry.first,
1382                                        sentry.second.ssaIdBefore });
1383                   
1384                    auto res = curSVRegMap.insert({ sentry.first, entry.blockIndex });
1385                    if (!res.second)
1386                    {   // not added because is present in map
1387                        entry.prevCurSVRegMap.insert(*res.first);
1388                        res.first->second = entry.blockIndex;
1389                    }
1390                    else
1391                        entry.prevCurSVRegMap.insert({ sentry.first, SIZE_MAX });
1392                   
1393                    // all SSAs
1394                    const SSAInfo& sinfo = sentry.second;
1395                    const AsmSingleVReg& svreg = sentry.first;
1396                    cxuint regType = getRegType(regTypesNum, regRanges, svreg);
1397                    const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1398                    const std::vector<size_t>& ssaIdIndices =
1399                                vregIndexMap.find(svreg)->second;
1400                   
1401                    // add SSA indices to allSSAs
1402                    if (sinfo.readBeforeWrite)
1403                        rdata.allSSAs[regType].insert(ssaIdIndices[sinfo.ssaIdBefore]);
1404                    if (sinfo.ssaIdChange != 0)
1405                    {
1406                        rdata.allSSAs[regType].insert(ssaIdIndices[sinfo.ssaIdFirst]);
1407                        for (size_t i = 1; i < sinfo.ssaIdChange; i++)
1408                            rdata.allSSAs[regType].insert(ssaIdIndices[sinfo.ssaId+i]);
1409                        rdata.allSSAs[regType].insert(ssaIdIndices[sinfo.ssaIdLast]);
1410                    }
1411                }
1412            }
1413            else
1414            {
1415                flowStack.pop_back();
1416                continue;
1417            }
1418        }
1419       
1420        if (entry.nextIndex < cblock.nexts.size())
1421        {
1422            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1423            entry.nextIndex++;
1424        }
1425        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
1426                // if have any call then go to next block
1427                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
1428                 !cblock.haveReturn && !cblock.haveEnd)
1429        {
1430            flowStack.push_back({ entry.blockIndex+1, 0 });
1431            entry.nextIndex++;
1432        }
1433        else
1434        {
1435            if (cblock.haveReturn)
1436            {
1437                // handle return
1438                for (const auto& entry: curSVRegMap)
1439                {
1440                    auto res = rdata.lastAccessMap.insert({ entry.first,
1441                                    { LastAccessBlockPos{  entry.second, false } } });
1442                    if (!res.second)
1443                        res.first->second.insertValue(
1444                                    LastAccessBlockPos{ entry.second, false });
1445                }
1446            }
1447            // revert curSVRegMap
1448            for (const auto& sentry: entry.prevCurSVRegMap)
1449                if (sentry.second != SIZE_MAX)
1450                    curSVRegMap.find(sentry.first)->second = sentry.second;
1451                else // no before that
1452                    curSVRegMap.erase(sentry.first);
1453           
1454            for (const auto& sentry: cblock.ssaInfoMap)
1455            {
1456                auto it = alreadyReadMap.find(sentry.first);
1457                if (it != alreadyReadMap.end() && it->second == entry.blockIndex)
1458                    // remove old to resolve in leaved way to allow collecting next ssaId
1459                    // before write (can be different due to earlier visit)
1460                    alreadyReadMap.erase(it);
1461            }
1462            ARDOut << "  popjoin\n";
1463            flowStack.pop_back();
1464        }
1465    }
1466}
1467
1468/* TODO: handling livenesses between routine call:
1469 *   for any routine call in call point:
1470 *     add extra liveness point which will be added to liveness of the vars used between
1471 *     call point and to liveness of the vars used inside routine
1472 */
1473
1474void AsmRegAllocator::createLivenesses(ISAUsageHandler& usageHandler)
1475{
1476    ARDOut << "----- createLivenesses ------\n";
1477    // construct var index maps
1478    cxuint regRanges[MAX_REGTYPES_NUM*2];
1479    std::fill(graphVregsCounts, graphVregsCounts+MAX_REGTYPES_NUM, size_t(0));
1480    size_t regTypesNum;
1481    assembler.isaAssembler->getRegisterRanges(regTypesNum, regRanges);
1482   
1483    for (const CodeBlock& cblock: codeBlocks)
1484        for (const auto& entry: cblock.ssaInfoMap)
1485        {
1486            const SSAInfo& sinfo = entry.second;
1487            cxuint regType = getRegType(regTypesNum, regRanges, entry.first);
1488            VarIndexMap& vregIndices = vregIndexMaps[regType];
1489            size_t& graphVregsCount = graphVregsCounts[regType];
1490            std::vector<size_t>& ssaIdIndices = vregIndices[entry.first];
1491            size_t ssaIdCount = 0;
1492            if (sinfo.readBeforeWrite)
1493                ssaIdCount = sinfo.ssaIdBefore+1;
1494            if (sinfo.ssaIdChange!=0)
1495            {
1496                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdLast+1);
1497                ssaIdCount = std::max(ssaIdCount, sinfo.ssaId+sinfo.ssaIdChange-1);
1498                ssaIdCount = std::max(ssaIdCount, sinfo.ssaIdFirst+1);
1499            }
1500            // if not readBeforeWrite and neither ssaIdChanges but it is write to
1501            // normal register
1502            if (entry.first.regVar==nullptr)
1503                ssaIdCount = 1;
1504           
1505            if (ssaIdIndices.size() < ssaIdCount)
1506                ssaIdIndices.resize(ssaIdCount, SIZE_MAX);
1507           
1508            // set liveness index to ssaIdIndices
1509            if (sinfo.readBeforeWrite)
1510            {
1511                if (ssaIdIndices[sinfo.ssaIdBefore] == SIZE_MAX)
1512                    ssaIdIndices[sinfo.ssaIdBefore] = graphVregsCount++;
1513            }
1514            if (sinfo.ssaIdChange!=0)
1515            {
1516                // fill up ssaIdIndices (with graph Ids)
1517                if (ssaIdIndices[sinfo.ssaIdFirst] == SIZE_MAX)
1518                    ssaIdIndices[sinfo.ssaIdFirst] = graphVregsCount++;
1519                for (size_t ssaId = sinfo.ssaId+1;
1520                        ssaId < sinfo.ssaId+sinfo.ssaIdChange-1; ssaId++)
1521                    ssaIdIndices[ssaId] = graphVregsCount++;
1522                if (ssaIdIndices[sinfo.ssaIdLast] == SIZE_MAX)
1523                    ssaIdIndices[sinfo.ssaIdLast] = graphVregsCount++;
1524            }
1525            // if not readBeforeWrite and neither ssaIdChanges but it is write to
1526            // normal register
1527            if (entry.first.regVar==nullptr && ssaIdIndices[0] == SIZE_MAX)
1528                ssaIdIndices[0] = graphVregsCount++;
1529        }
1530   
1531    // construct vreg liveness
1532    std::deque<CallStackEntry2> callStack;
1533    std::deque<FlowStackEntry3> flowStack;
1534    std::vector<bool> visited(codeBlocks.size(), false);
1535    // hold last vreg ssaId and position
1536    LastVRegMap lastVRegMap;
1537   
1538    // key - current res first key, value - previous first key and its flowStack pos
1539    PrevWaysIndexMap prevWaysIndexMap;
1540    // to track ways last block indices pair: block index, flowStackPos)
1541    std::pair<size_t, size_t> lastCommonCacheWayPoint{ SIZE_MAX, SIZE_MAX };
1542    std::vector<bool> waysToCache(codeBlocks.size(), false);
1543    ResSecondPointsToCache cblocksToCache(codeBlocks.size());
1544   
1545    size_t rbwCount = 0;
1546    size_t wrCount = 0;
1547   
1548    RoutineLvMap routineMap;
1549    std::vector<Liveness> livenesses[MAX_REGTYPES_NUM];
1550   
1551    for (size_t i = 0; i < regTypesNum; i++)
1552        livenesses[i].resize(graphVregsCounts[i]);
1553   
1554    size_t curLiveTime = 0;
1555    flowStack.push_back({ 0, 0 });
1556   
1557    while (!flowStack.empty())
1558    {
1559        FlowStackEntry3& entry = flowStack.back();
1560        CodeBlock& cblock = codeBlocks[entry.blockIndex];
1561       
1562        if (entry.nextIndex == 0)
1563        {
1564            curLiveTime = cblock.start;
1565            // process current block
1566            if (!visited[entry.blockIndex])
1567            {
1568                visited[entry.blockIndex] = true;
1569                ARDOut << "joinpush: " << entry.blockIndex << "\n";
1570                if (flowStack.size() > 1)
1571                    putCrossBlockLivenesses(flowStack, codeBlocks, routineMap, lastVRegMap,
1572                            livenesses, vregIndexMaps, regTypesNum, regRanges);
1573                // update last vreg position
1574                for (const auto& sentry: cblock.ssaInfoMap)
1575                {
1576                    // update
1577                    auto res = lastVRegMap.insert({ sentry.first,
1578                                { { flowStack.size()-1, false } } });
1579                    if (!res.second) // if not first seen, just update
1580                        // update last
1581                        res.first->second.push_back({ flowStack.size()-1, false });
1582                   
1583                    // count read before writes (for cache weight)
1584                    if (sentry.second.readBeforeWrite)
1585                        rbwCount++;
1586                    if (sentry.second.ssaIdChange!=0)
1587                        wrCount++;
1588                }
1589               
1590                // main routine to handle ssaInfos
1591                SVRegMap ssaIdIdxMap;
1592                AsmRegVarUsage instrRVUs[8];
1593                cxuint instrRVUsCount = 0;
1594               
1595                size_t oldOffset = cblock.usagePos.readOffset;
1596                std::vector<AsmSingleVReg> readSVRegs;
1597                std::vector<AsmSingleVReg> writtenSVRegs;
1598               
1599                usageHandler.setReadPos(cblock.usagePos);
1600                // register in liveness
1601                while (true)
1602                {
1603                    AsmRegVarUsage rvu = { 0U, nullptr, 0U, 0U };
1604                    bool hasNext = false;
1605                    if (usageHandler.hasNext() && oldOffset < cblock.end)
1606                    {
1607                        hasNext = true;
1608                        rvu = usageHandler.nextUsage();
1609                    }
1610                    const size_t liveTime = oldOffset;
1611                    if ((!hasNext || rvu.offset > oldOffset) && oldOffset < cblock.end)
1612                    {
1613                        ARDOut << "apply to liveness. offset: " << oldOffset << "\n";
1614                        // apply to liveness
1615                        for (AsmSingleVReg svreg: readSVRegs)
1616                        {
1617                            auto svrres = ssaIdIdxMap.insert({ svreg, 0 });
1618                            Liveness& lv = getLiveness(svreg, svrres.first->second,
1619                                    cblock.ssaInfoMap.find(svreg)->second,
1620                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1621                            if (svrres.second)
1622                                // begin region from this block
1623                                lv.newRegion(curLiveTime);
1624                            lv.expand(liveTime);
1625                        }
1626                        for (AsmSingleVReg svreg: writtenSVRegs)
1627                        {
1628                            size_t& ssaIdIdx = ssaIdIdxMap[svreg];
1629                            ssaIdIdx++;
1630                            SSAInfo& sinfo = cblock.ssaInfoMap.find(svreg)->second;
1631                            Liveness& lv = getLiveness(svreg, ssaIdIdx, sinfo,
1632                                    livenesses, vregIndexMaps, regTypesNum, regRanges);
1633                            // works only with ISA where smallest instruction have 2 bytes!
1634                            // after previous read, but not after instruction.
1635                            // if var is not used anywhere then this liveness region
1636                            // blocks assignment for other vars
1637                            lv.insert(liveTime+1, liveTime+2);
1638                        }
1639                        // get linear deps and equal to
1640                        cxbyte lDeps[16];
1641                        usageHandler.getUsageDependencies(instrRVUsCount, instrRVUs, lDeps);
1642                       
1643                        addUsageDeps(lDeps, instrRVUsCount, instrRVUs,
1644                                linearDepMaps, vregIndexMaps, ssaIdIdxMap,
1645                                regTypesNum, regRanges);
1646                       
1647                        readSVRegs.clear();
1648                        writtenSVRegs.clear();
1649                        if (!hasNext)
1650                            break;
1651                        oldOffset = rvu.offset;
1652                        instrRVUsCount = 0;
1653                    }
1654                    if (hasNext && oldOffset < cblock.end && !rvu.useRegMode)
1655                        instrRVUs[instrRVUsCount++] = rvu;
1656                    if (oldOffset >= cblock.end)
1657                        break;
1658                   
1659                    for (uint16_t rindex = rvu.rstart; rindex < rvu.rend; rindex++)
1660                    {
1661                        // per register/singlvreg
1662                        AsmSingleVReg svreg{ rvu.regVar, rindex };
1663                        if (rvu.rwFlags == ASMRVU_WRITE && rvu.regField!=ASMFIELD_NONE)
1664                            writtenSVRegs.push_back(svreg);
1665                        else // read or treat as reading // expand previous region
1666                            readSVRegs.push_back(svreg);
1667                    }
1668                }
1669            }
1670            else
1671            {
1672                cblocksToCache.increase(entry.blockIndex);
1673                ARDOut << "jcblockToCache: " << entry.blockIndex << "=" <<
1674                            cblocksToCache.count(entry.blockIndex) << "\n";
1675               
1676                // back, already visited
1677                flowStack.pop_back();
1678               
1679                size_t curWayBIndex = flowStack.back().blockIndex;
1680                if (lastCommonCacheWayPoint.first != SIZE_MAX)
1681                {
1682                    // mark point of way to cache (res first point)
1683                    waysToCache[lastCommonCacheWayPoint.first] = true;
1684                    ARDOut << "mark to pfcache " <<
1685                            lastCommonCacheWayPoint.first << ", " <<
1686                            curWayBIndex << "\n";
1687                    prevWaysIndexMap[curWayBIndex] = lastCommonCacheWayPoint;
1688                }
1689                lastCommonCacheWayPoint = { curWayBIndex, flowStack.size()-1 };
1690                ARDOut << "lastCcwP: " << curWayBIndex << "\n";
1691                continue;
1692            }
1693        }
1694       
1695        if (!callStack.empty() &&
1696            entry.blockIndex == callStack.back().callBlock &&
1697            entry.nextIndex-1 == callStack.back().callNextIndex)
1698        {
1699            ARDOut << " ret: " << entry.blockIndex << "\n";
1700            auto res = routineMap.insert({ entry.blockIndex, { } });
1701            if (res.second)
1702                createRoutineDataLv(codeBlocks, routineMap, res.first->second,
1703                        entry.blockIndex, vregIndexMaps, regTypesNum, regRanges);
1704            else
1705            {
1706                // already added join livenesses from all readBeforeWrites
1707                for (const auto& entry: res.first->second.rbwSSAIdMap)
1708                {
1709                    // find last
1710                    auto lvrit = lastVRegMap.find(entry.first);
1711                    LastVRegStackPos flowStackStart = (lvrit != lastVRegMap.end()) ?
1712                            lvrit->second.back() : LastVRegStackPos{ 0, false };
1713                   
1714                    joinVRegRecur(flowStack, codeBlocks, routineMap, flowStackStart,
1715                            entry.first, entry.second, vregIndexMaps,
1716                            livenesses, regTypesNum, regRanges, false);
1717                }
1718            }
1719            callStack.pop_back(); // just return from call
1720        }
1721       
1722        if (entry.nextIndex < cblock.nexts.size())
1723        {
1724            //bool isCall = false;
1725            size_t nextBlock = cblock.nexts[entry.nextIndex].block;
1726            if (cblock.nexts[entry.nextIndex].isCall)
1727            {
1728                callStack.push_back({ entry.blockIndex, entry.nextIndex, nextBlock });
1729                //isCall = true;
1730            }
1731           
1732            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1733            entry.nextIndex++;
1734        }
1735        else if (entry.nextIndex==0 && cblock.nexts.empty() && !cblock.haveEnd)
1736        {
1737            flowStack.push_back({ entry.blockIndex+1, 0 });
1738            entry.nextIndex++;
1739        }
1740        else // back
1741        {
1742            // revert lastSSAIdMap
1743            flowStack.pop_back();
1744            if (!flowStack.empty())
1745                for (const auto& sentry: cblock.ssaInfoMap)
1746                {
1747                    auto lvrit = lastVRegMap.find(sentry.first);
1748                    if (lvrit != lastVRegMap.end())
1749                    {
1750                        std::vector<LastVRegStackPos>& lastPos = lvrit->second;
1751                        lastPos.pop_back();
1752                        if (lastPos.empty()) // just remove from lastVRegs
1753                            lastVRegMap.erase(lvrit);
1754                    }
1755                }
1756           
1757            if (!flowStack.empty() && lastCommonCacheWayPoint.first != SIZE_MAX &&
1758                    lastCommonCacheWayPoint.second >= flowStack.size())
1759            {
1760                lastCommonCacheWayPoint =
1761                        { flowStack.back().blockIndex, flowStack.size()-1 };
1762                ARDOut << "POPlastCcwP: " << lastCommonCacheWayPoint.first << "\n";
1763            }
1764        }
1765    }
1766   
1767    // after, that resolve joins (join with already visited code)
1768    // SVRegMap in this cache: key - vreg, value - last flowStack entry position
1769    SimpleCache<size_t, SVRegMap> joinFirstPointsCache(wrCount<<1);
1770    // SVRegMap in this cache: key - vreg, value - first readBefore in second part
1771    SimpleCache<size_t, SVRegMap> joinSecondPointsCache(rbwCount<<1);
1772   
1773    flowStack.clear();
1774    std::fill(visited.begin(), visited.end(), false);
1775   
1776    flowStack.push_back({ 0, 0 });
1777   
1778    while (!flowStack.empty())
1779    {
1780        FlowStackEntry3& entry = flowStack.back();
1781        CodeBlock& cblock = codeBlocks[entry.blockIndex];
1782       
1783        if (entry.nextIndex == 0)
1784        {
1785            // process current block
1786            if (!visited[entry.blockIndex])
1787                visited[entry.blockIndex] = true;
1788            else
1789            {
1790                joinRegVarLivenesses(flowStack, codeBlocks, routineMap,
1791                        prevWaysIndexMap, waysToCache, cblocksToCache,
1792                        joinFirstPointsCache, joinSecondPointsCache,
1793                        vregIndexMaps, livenesses, regTypesNum, regRanges);
1794                // back, already visited
1795                flowStack.pop_back();
1796                continue;
1797            }
1798        }
1799       
1800        if (entry.nextIndex < cblock.nexts.size())
1801        {
1802            flowStack.push_back({ cblock.nexts[entry.nextIndex].block, 0 });
1803            entry.nextIndex++;
1804        }
1805        else if (((entry.nextIndex==0 && cblock.nexts.empty()) ||
1806                // if have any call then go to next block
1807                (cblock.haveCalls && entry.nextIndex==cblock.nexts.size())) &&
1808                 !cblock.haveReturn && !cblock.haveEnd)
1809        {
1810            flowStack.push_back({ entry.blockIndex+1, 0 });
1811            entry.nextIndex++;
1812        }
1813        else // back
1814        {
1815            if (cblocksToCache.count(entry.blockIndex)==2 &&
1816                !joinSecondPointsCache.hasKey(entry.blockIndex))
1817                // add to cache
1818                addJoinSecCacheEntry(codeBlocks, joinSecondPointsCache,
1819                            entry.blockIndex);
1820            flowStack.pop_back();
1821        }
1822    }
1823   
1824    // move livenesses to AsmRegAllocator outLivenesses
1825    for (size_t regType = 0; regType < regTypesNum; regType++)
1826    {
1827        std::vector<Liveness>& livenesses2 = livenesses[regType];
1828        Array<OutLiveness>& outLivenesses2 = outLivenesses[regType];
1829        outLivenesses2.resize(livenesses2.size());
1830        for (size_t li = 0; li < livenesses2.size(); li++)
1831        {
1832            outLivenesses2[li].resize(livenesses2[li].l.size());
1833            std::copy(livenesses2[li].l.begin(), livenesses2[li].l.end(),
1834                      outLivenesses2[li].begin());
1835            livenesses2[li].clear();
1836        }
1837        livenesses2.clear();
1838    }
1839}
1840
1841void AsmRegAllocator::createInterferenceGraph()
1842{
1843    /// construct liveBlockMaps
1844    std::set<LiveBlock> liveBlockMaps[MAX_REGTYPES_NUM];
1845    for (size_t regType = 0; regType < regTypesNum; regType++)
1846    {
1847        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1848        Array<OutLiveness>& liveness = outLivenesses[regType];
1849        for (size_t li = 0; li < liveness.size(); li++)
1850        {
1851            OutLiveness& lv = liveness[li];
1852            for (const std::pair<size_t, size_t>& blk: lv)
1853                if (blk.first != blk.second)
1854                    liveBlockMap.insert({ blk.first, blk.second, li });
1855            lv.clear();
1856        }
1857        liveness.clear();
1858    }
1859   
1860    // create interference graphs
1861    for (size_t regType = 0; regType < regTypesNum; regType++)
1862    {
1863        InterGraph& interGraph = interGraphs[regType];
1864        interGraph.resize(graphVregsCounts[regType]);
1865        std::set<LiveBlock>& liveBlockMap = liveBlockMaps[regType];
1866       
1867        auto lit = liveBlockMap.begin();
1868        size_t rangeStart = 0;
1869        if (lit != liveBlockMap.end())
1870            rangeStart = lit->start;
1871        while (lit != liveBlockMap.end())
1872        {
1873            const size_t blkStart = lit->start;
1874            const size_t blkEnd = lit->end;
1875            size_t rangeEnd = blkEnd;
1876            auto liStart = liveBlockMap.lower_bound({ rangeStart, 0, 0 });
1877            auto liEnd = liveBlockMap.lower_bound({ rangeEnd, 0, 0 });
1878            // collect from this range, variable indices
1879            std::set<size_t> varIndices;
1880            for (auto lit2 = liStart; lit2 != liEnd; ++lit2)
1881                varIndices.insert(lit2->vidx);
1882            // push to intergraph as full subgGraph
1883            for (auto vit = varIndices.begin(); vit != varIndices.end(); ++vit)
1884                for (auto vit2 = varIndices.begin(); vit2 != varIndices.end(); ++vit2)
1885                    if (vit != vit2)
1886                        interGraph[*vit].insert(*vit2);
1887            // go to next live blocks
1888            rangeStart = rangeEnd;
1889            for (; lit != liveBlockMap.end(); ++lit)
1890                if (lit->start != blkStart && lit->end != blkEnd)
1891                    break;
1892            if (lit == liveBlockMap.end())
1893                break; //
1894            rangeStart = std::max(rangeStart, lit->start);
1895        }
1896    }
1897}
1898
1899/* algorithm to allocate regranges:
1900 * from smallest regranges to greatest regranges:
1901 *   choosing free register: from smallest free regranges
1902 *      to greatest regranges:
1903 *         in this same regrange:
1904 *               try to find free regs in regranges
1905 *               try to link free ends of two distinct regranges
1906 */
1907
1908void AsmRegAllocator::colorInterferenceGraph()
1909{
1910    const GPUArchitecture arch = getGPUArchitectureFromDeviceType(
1911                    assembler.deviceType);
1912   
1913    for (size_t regType = 0; regType < regTypesNum; regType++)
1914    {
1915        const size_t maxColorsNum = getGPUMaxRegistersNum(arch, regType);
1916        InterGraph& interGraph = interGraphs[regType];
1917        const VarIndexMap& vregIndexMap = vregIndexMaps[regType];
1918        Array<cxuint>& gcMap = graphColorMaps[regType];
1919       
1920        const size_t nodesNum = interGraph.size();
1921        gcMap.resize(nodesNum);
1922        std::fill(gcMap.begin(), gcMap.end(), cxuint(UINT_MAX));
1923        Array<size_t> sdoCounts(nodesNum);
1924        std::fill(sdoCounts.begin(), sdoCounts.end(), 0);
1925       
1926        SDOLDOCompare compare(interGraph, sdoCounts);
1927        std::set<size_t, SDOLDOCompare> nodeSet(compare);
1928        for (size_t i = 0; i < nodesNum; i++)
1929            nodeSet.insert(i);
1930       
1931        cxuint colorsNum = 0;
1932        // firstly, allocate real registers
1933        for (const auto& entry: vregIndexMap)
1934            if (entry.first.regVar == nullptr)
1935                gcMap[entry.second[0]] = colorsNum++;
1936       
1937        for (size_t colored = 0; colored < nodesNum; colored++)
1938        {
1939            size_t node = *nodeSet.begin();
1940            if (gcMap[node] != UINT_MAX)
1941                continue; // already colored
1942            size_t color = 0;
1943           
1944            for (color = 0; color <= colorsNum; color++)
1945            {
1946                // find first usable color
1947                bool thisSame = false;
1948                for (size_t nb: interGraph[node])
1949                    if (gcMap[nb] == color)
1950                    {
1951                        thisSame = true;
1952                        break;
1953                    }
1954                if (!thisSame)
1955                    break;
1956            }
1957            if (color==colorsNum) // add new color if needed
1958            {
1959                if (colorsNum >= maxColorsNum)
1960                    throw AsmException("Too many register is needed");
1961                colorsNum++;
1962            }
1963           
1964            gcMap[node] = color;
1965            // update SDO for node
1966            bool colorExists = false;
1967            for (size_t nb: interGraph[node])
1968                if (gcMap[nb] == color)
1969                {
1970                    colorExists = true;
1971                    break;
1972                }
1973            if (!colorExists)
1974                sdoCounts[node]++;
1975            // update SDO for neighbors
1976            for (size_t nb: interGraph[node])
1977            {
1978                colorExists = false;
1979                for (size_t nb2: interGraph[nb])
1980                    if (gcMap[nb2] == color)
1981                    {
1982                        colorExists = true;
1983                        break;
1984                    }
1985                if (!colorExists)
1986                {
1987                    if (gcMap[nb] == UINT_MAX)
1988                        nodeSet.erase(nb);  // before update we erase from nodeSet
1989                    sdoCounts[nb]++;
1990                    if (gcMap[nb] == UINT_MAX)
1991                        nodeSet.insert(nb); // after update, insert again
1992                }
1993            }
1994           
1995            gcMap[node] = color;
1996        }
1997    }
1998}
1999
2000void AsmRegAllocator::allocateRegisters(cxuint sectionId)
2001{
2002    // before any operation, clear all
2003    codeBlocks.clear();
2004    for (size_t i = 0; i < MAX_REGTYPES_NUM; i++)
2005    {
2006        graphVregsCounts[i] = 0;
2007        vregIndexMaps[i].clear();
2008        interGraphs[i].clear();
2009        linearDepMaps[i].clear();
2010        graphColorMaps[i].clear();
2011    }
2012    ssaReplacesMap.clear();
2013    cxuint maxRegs[MAX_REGTYPES_NUM];
2014    assembler.isaAssembler->getMaxRegistersNum(regTypesNum, maxRegs);
2015   
2016    // set up
2017    const AsmSection& section = assembler.sections[sectionId];
2018    createCodeStructure(section.codeFlow, section.content.size(), section.content.data());
2019    createSSAData(*section.usageHandler);
2020    applySSAReplaces();
2021    createLivenesses(*section.usageHandler);
2022    createInterferenceGraph();
2023    colorInterferenceGraph();
2024}
Note: See TracBrowser for help on using the repository browser.