Changeset 3071 in CLRX


Ignore:
Timestamp:
May 22, 2017, 7:25:28 PM (2 years ago)
Author:
matszpk
Message:

CLRadeonExtender: GCNDisasm: Add new DS instructions for AMD VEGA arch.

Location:
CLRadeonExtender/trunk
Files:
2 edited

Legend:

Unmodified
Added
Removed
  • CLRadeonExtender/trunk/amdasm/GCNInstructions.cpp

    r3070 r3071  
    20412041    { "ds_gws_sema_p",       GCNENC_DS,     GCN_ADDR_DST|GCN_NOSRC|GCN_ONLYGDS, 28, ARCH_GCN_1_0_1  },
    20422042    { "ds_gws_barrier",      GCNENC_DS,     GCN_ADDR_DST|GCN_NOSRC|GCN_ONLYGDS, 29, ARCH_GCN_1_0_1  },
     2043    { "ds_write_addtid_b32", GCNENC_DS,     GCN_ADDR_DST|GCN_NOSRC,   29,   ARCH_RXVEGA  },
    20432044    { "ds_write_b8",         GCNENC_DS,     GCN_ADDR_DST,             30,   ARCH_GCN_ALL  },
    20442045    { "ds_write_b16",        GCNENC_DS,     GCN_ADDR_DST,             31,   ARCH_GCN_ALL  },
     
    20992100    { "ds_min_f64",          GCNENC_DS,     GCN_ADDR_DST64,           82,   ARCH_GCN_ALL  },
    21002101    { "ds_max_f64",          GCNENC_DS,     GCN_ADDR_DST64,           83,   ARCH_GCN_ALL  },
     2102    { "ds_write_b8_d16_hi",  GCNENC_DS,     GCN_ADDR_DST,             84,   ARCH_RXVEGA  },
     2103    { "ds_write_b16_d16_hi", GCNENC_DS,     GCN_ADDR_DST,             85,   ARCH_RXVEGA  },
     2104    { "ds_read_u8_d16",      GCNENC_DS,     GCN_ADDR_SRC|GCN_NOSRC,   86,   ARCH_RXVEGA  },
     2105    { "ds_read_u8_d16_hi",   GCNENC_DS,     GCN_ADDR_SRC|GCN_NOSRC,   87,   ARCH_RXVEGA  },
     2106    { "ds_read_i8_d16",      GCNENC_DS,     GCN_ADDR_SRC|GCN_NOSRC,   88,   ARCH_RXVEGA  },
     2107    { "ds_read_i8_d16_hi",   GCNENC_DS,     GCN_ADDR_SRC|GCN_NOSRC,   89,   ARCH_RXVEGA  },
     2108    { "ds_read_u16_d16",     GCNENC_DS,     GCN_ADDR_SRC|GCN_NOSRC,   90,   ARCH_RXVEGA  },
    21012109    { "ds_add_rtn_u64",      GCNENC_DS,     GCN_ADDR_SRC64,           96,   ARCH_GCN_ALL  },
    21022110    { "ds_sub_rtn_u64",      GCNENC_DS,     GCN_ADDR_SRC64,           97,   ARCH_GCN_ALL  },
     
    21452153    { "ds_gws_sema_p",       GCNENC_DS,     GCN_ADDR_DST|GCN_NOSRC|GCN_ONLYGDS, 156,  ARCH_GCN_1_2_4  },
    21462154    { "ds_gws_barrier",      GCNENC_DS,     GCN_ADDR_DST|GCN_NOSRC|GCN_ONLYGDS, 157,  ARCH_GCN_1_2_4  },
     2155    { "ds_read_addtid_b32",  GCNENC_DS,     GCN_ONLYDST,              182,  ARCH_RXVEGA  },
    21472156    { "ds_consume",          GCNENC_DS,     GCN_ONLYDST,              189,  ARCH_GCN_1_2_4  },
    21482157    { "ds_append",           GCNENC_DS,     GCN_ONLYDST,              190,  ARCH_GCN_1_2_4  },
  • CLRadeonExtender/trunk/tests/amdasm/GCNDisasmOpc14.cpp

    r3070 r3071  
    434434    { 0xd3a14037U, 0x1f974d4fU, true, "        v_mad_mixlo_f16 v55, v79, v166, v229\n" },
    435435    { 0xd3a24037U, 0x1f974d4fU, true, "        v_mad_mixhi_f16 v55, v79, v166, v229\n" },
     436    /* DS instructions */
     437    { 0xd83acd67U, 0x00000047U, true, "        ds_write_addtid_b32 v71 offset:52583\n" },
     438    { 0xd8a8cd67U, 0x0000a947U, true,
     439        "        ds_write_b8_d16_hi v71, v169 offset:52583\n" },
     440    { 0xd8aacd67U, 0x0000a947U, true,
     441        "        ds_write_b16_d16_hi v71, v169 offset:52583\n" },
     442    { 0xd8accd67U, 0x8b000047U, true, "        ds_read_u8_d16  v139, v71 offset:52583\n" },
     443    { 0xd8aecd67U, 0x8b000047U, true,
     444        "        ds_read_u8_d16_hi v139, v71 offset:52583\n" },
     445    { 0xd8b0cd67U, 0x8b000047U, true, "        ds_read_i8_d16  v139, v71 offset:52583\n" },
     446    { 0xd8b2cd67U, 0x8b000047U, true,
     447        "        ds_read_i8_d16_hi v139, v71 offset:52583\n" },
     448    { 0xd8b4cd67U, 0x8b000047U, true, "        ds_read_u16_d16 v139, v71 offset:52583\n" },
     449    { 0xd96ccd67U, 0x8b000000U, true, "        ds_read_addtid_b32 v139 offset:52583\n" },
    436450    { 0, 0, false, nullptr }
    437451};
Note: See TracChangeset for help on using the changeset viewer.